(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO

PublicadaModelo de UtilidadePCT · CN2022082306

Dados do pedido

Modelo de Utilidade DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO de YANGTZE MEMORY TECHNOLOGIES CO., LTD. — IPC H01L 27/11578
Modelo de Utilidade DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO de YANGTZE MEMORY TECHNOLOGIES CO., LTD. — IPC H01L 27/11578. Figura publicada pelo INPI na Revista da Propriedade Industrial.

Número

122025027055

Tipo

Modelo de Utilidade

Depósito

22/03/2022

Publicação

03/03/2026

PCT

CN2022082306

Andamento no INPI

  1. Depósito22/03/22
  2. Publicação03/03/26
  3. Exame
  4. Deferimento
  5. Concessão
  6. Em vigor

Pedido publicado na RPI em 03/03/2026 e já visível a qualquer interessado. Segue para o exame técnico do INPI.

Deixe seu contato e avisamos você

Acompanhamos as publicações do INPI e avisamos assim que houver movimentação neste processo.

Usamos seus dados apenas para este aviso.

Última movimentação publicada pelo INPI: 03/03/2026. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

YANGTZE MEMORY TECHNOLOGIES CO., LTD.

CN

Ver toda a carteira desta empresa

Inventores

S. H. (pessoa física)

CN

Dados técnicos

Classificação IPC

Prioridades unionistas

CN

202110330026.2 · 27/03/2021

Resumo técnico

DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO. A presente invenção refere-se a um dispositivo de memória tridimensional e a seu método de fabricação, e a uma memória tridimensional. O dispositivo de memória tridimensional compreende uma primeira célula de memória e pelo menos uma segunda célula de memória sequencialmente empilhada na primeira célula de memória. Cada célula de memória compreende um primeiro conjunto de contatos, e um dispositivo de matriz de memória e um dispositivo CMOS que são empilhados e conectados eletricamente entre si, o primeiro conjunto de contatos sendo disposto em um lado do dispositivo de matriz de memória voltado para longe do CMOS dispositivo e eletricamente conectado com o dispositivo CMOS. A segunda célula de memória compreende ainda um segundo conjunto de contatos que é disposto em um lado do dispositivo CMOS voltado para longe do dispositivo de matriz de memória e eletricamente conectado com o dispositivo CMOS. O dispositivo de matriz de memória da primeira célula de memória é ligado com o dispositivo CMOS da segunda célula de memória adjacente, e o primeiro conjunto de contatos da primeira célula de memória é correspondentemente conectado eletricamente com o segundo conjunto de contatos da segunda célula de memória adjacente.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Publicação do pedido de patente

#3.1

03/03/2026

RPI 2878

Notificação de pedido dividido

#2.4

18/02/2026

RPI 2876

Requerimento de pedido de patente

#2.10

Número de Protocolo '870250112233' em 05/12/2025 18:54 (WB)

16/12/2025

RPI 2867

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.