(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

APARELHO E MÉTODO PARA ASSEGURAR CONFIABILIDADE DE DISPARO DE PROTEÇÃO DE SUBESTAÇÃO INTELIGENTE

ConcedidaPatente de InvençãoPCT · CN2016079222

Dados do pedido

Número

112018012323

Tipo

Patente de Invenção

Depósito

14/04/2016

Publicação

04/12/2018

PCT

CN2016079222

Andamento no INPI

  1. Depósito14/04/16
  2. Publicação04/12/18
  3. Exame
  4. Deferimento07/03/23
  5. Concessão02/05/23
  6. Em vigor14/04/36

Patente concedida em 02/05/2023 e em vigor até 14/04/2036. Até lá, ninguém pode fabricar, usar ou vender a invenção no Brasil sem autorização do titular.

Proteção válida até:14/04/2036

Deixe seu contato e avisamos você

Acompanhamos as publicações do INPI e avisamos assim que houver movimentação neste processo.

Usamos seus dados apenas para este aviso.

Última movimentação publicada pelo INPI: 02/05/2023. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

NR ELECTRIC CO., LTD

CN

NR ENGINEERING CO., LTD.

CN

Ver toda a carteira desta empresa

Inventores

C. Y. (pessoa física)

CN

L. D. (pessoa física)

CN

L. G. (pessoa física)

CN

L. X. (pessoa física)

CN

L. Y. (pessoa física)

CN

W. J. (pessoa física)

CN

X. Z. (pessoa física)

CN

Y. M. (pessoa física)

CN

Z. T. (pessoa física)

CN

Z. Y. (pessoa física)

CN

Z. Q. (pessoa física)

CN

Dados técnicos

Classificação IPC

Prioridades unionistas

CN

201510945548.8 · 16/12/2015

Resumo técnico

?APARELHO E MÉTODO PARA ASSEGURAR CONFIABILIDADE DE DISPARO DE PROTEÇÃO DE SUBESTAÇÃO INTELIGENTE?, por tratar-se a presente invenção de um aparelho e método para assegurar a confiabilidade de um disparo de proteção de uma subestação inteligente. O aparelho compreende uma CPU principal e uma CPU auxiliar conectadas juntas, e um FPGA principal e um FPGA auxiliar conectados juntos, em que tanto o FPGA principal como o FPGA auxiliar são conectados a uma camada física de um aparelho de proteção, e tanto a CPU principal como a CPU auxiliar são conectadas a uma extremidade de saída de dados de monitoramento de um dispositivo protegido. O método compreende: a CPU principal que envia um resultado de processamento para o FPGA principal, a CPU auxiliar que envia o resultado de processamento para o FPGA auxiliar, e o FPGA auxiliar que sincroniza informações atuais com o FPGA principal após o recebimento de informações enviadas pela CPU auxiliar; e quando o FPGA principal recebe informações de disparo, o FPGA principal compara a consistência de informações de disparo atuais obtidas a partir da CPU principal com aquela de informações de disparo atuais obtidas a partir do FPGA auxiliar, e se as duas forem consistentes, o FPGA principal envia as informações recebidas a partir da CPU principal para o aparelho de proteção, de outro modo, descarta as informações recebidas a partir da CPU principal. De acordo com a presente invenção, uma habilidade antifalha de operação de um aparelho de proteção é aperfeiçoada, e é assegurado que o aparelho não pode causar um movimento falso de um dispositivo primário devido a um erro desconhecido em que um dispositivo de hardware, perturbações de evento único (SEU), etc. falha.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Concessão da patente

#16.1

Prazo de Validade: 20 (vinte) anos contados a partir de 14/04/2016, observadas as condições legais

02/05/2023

RPI 2730

Deferimento

#9.1

07/03/2023

RPI 2722

Exigência - art. 36 da LPI

#6.1

08/11/2022

RPI 2705

Exigência preliminar

#6.21

14/07/2020

RPI 2584

Notificação de entrada na fase nacional - PCT

#1.3

04/12/2018

RPI 2500

Alteração de dados cadastrais

#1.1

26/06/2018

RPI 2477

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.