(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

COMPONENTE DE MÓDULO DE SEGURANÇA

ConcedidaPatente de InvençãoPCT · EP2005052519

Dados do pedido

Número

PI0511213

Tipo

Patente de Invenção

Depósito

02/06/2005

Publicação

27/11/2007

PCT

EP2005052519

Andamento no INPI

  1. Depósito02/06/05
  2. Publicação27/11/07
  3. Exame
  4. Deferimento17/10/17
  5. Concessão12/12/17
  6. Em vigor02/06/25

Patente concedida em 12/12/2017 e em vigor até 02/06/2025. Até lá, ninguém pode fabricar, usar ou vender a invenção no Brasil sem autorização do titular.

Proteção válida até:02/06/2025

Deixe seu contato e avisamos você

Acompanhamos as publicações do INPI e avisamos assim que houver movimentação neste processo.

Usamos seus dados apenas para este aviso.

Última movimentação publicada pelo INPI: 12/12/2017. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

Nagracard S.A

CH

Nagravision S.A.

CH

Ver toda a carteira desta empresa

Inventores

A. K. (pessoa física)

CH

Dados técnicos

Classificação IPC

Prioridades unionistas

EP

041025057 · 03/06/2004

Resumo técnico

O objetivo desta invenção é aprimorar de modo otimizado a segurança de cartões inteligentes para evitar o controle fraudulento de um processador(es) criptográfico(s) através de sinais externos que interferem no desenvolvimento normal das tarefas de um processador(es). O objetivo é alcançado por meio de um componente IC de um módulo de segurança contendo pelo menos dois processadores CPU A, CPU B, cada um dos quais conectado a memórias de programa ROM A, ROM B, a memórias apagáveis, programáveis e não-voláteis (EEPROM) EEPROM A, EEPROM B, contendo os dados, e a memórias de acesso aleatório (RAM) RAM A, RAM B, que servem como armazenamento de dados temporários durante o processamento, o primeiro processador CPU A tendo um barramento de interface com a área externa ao componente IC, caracterizado pelo fato de que o segundo processador CPU B fica conectado ao primeiro processador CPU A através de uma memória de troca DPR, a memória apagável, programável e não-volátil EEPROM A do primeiro processador CPU A tendo acesso somente de leitura R em relação ao mencionado primeiro processador CPU A, o segundo processador CPU tendo acesso de leitura e gravação R/W à referida memória apagável, programável e não-volátil EEPROM A do primeiro processador CPU A.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Concessão da patente

#16.1

12/12/2017

RPI 2449

Deferimento

#9.1

17/10/2017

RPI 2441

Exigência - art. 36 da LPI

#6.1

20/06/2017

RPI 2424

8.7

21/11/2012

RPI 2185

Arquivamento por falta de pagamento

#8.6

Referente às 3ª, 4ª, 5ª, 6ª e 7ª anuidades.

15/05/2012

RPI 2158

Transferência deferida

#25.1

Transferido por Incorporação de: Nagracard SA

22/02/2012

RPI 2146

Notificação de entrada na fase nacional - PCT

#1.3

27/11/2007

RPI 1925

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.