(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

DISPOSITIVO DE PROCESSAMENTO DIGITAL.

ArquivadaInvention PatentPCT · NO1999000308

Application data

Number

PI9914318

Type

Invention Patent

Filing

10/08/1999

Publication

08/07/2001

PCT

NO1999000308

Progress at the INPI

  1. Filing10/08/99
  2. Publication08/07/01
  3. Examination
  4. Allowance05/31/11
  5. Abandoned
  6. In force

The application was allowed on 05/31/2011 but abandoned for failure to pay the grant fee (art. 38 of the Brazilian IP Act). The letters patent were never issued.

Talk to a specialist

Latest action published by the INPI: 02/14/2012. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

Fast Search & Transfer Asa

NO

Inventors

A. H. (pessoa física)

NO

B. S. (pessoa física)

NO

G. L. (pessoa física)

NO

Technical data

IPC Classification

Priority claims

NO

19984746 · 10/09/1998

Abstract

Patente de Invenção: "DISPOSITIVO DE PROCESSAMENTO DIGITAL" . Um dispositivo de processamento digital P, geralmente configurado como uma árvore regular com n +1 níveis S~ 0~, S~ 1~, S~ 2~... S~ n~ e de grau k, é fornecido na forma de um circuito P~ n~ no nível S~ n~ e forma o nodo de raiz da árvore, um nível subjacente S~ n-q~, q = 1, 2, ... n-1, no circuito P que compreende geralmente K^ q^ circuitos P~ n-q~ fornecidos embutidos nos K^ q-1^ circuitos P~ n-q+1~ no nível sobreposto S~ n-q+1~, cada circuito P~ n-q+1~ neste nível compreendendo K circuitos P~ n-q~. Um nível zero definido para q = n no circuito P~ n~ compreende de K^ n-1^ + 1 a K^ n^ circuitos P~ 0~ os quais formam processadores kernel no dispositivos de processamento P e no nível S~ 0~ constituem os nodos de folhas da árvore, o processador kernel P~ 0~ sendo fornecido embutido em um número de 1 a k em cada um dos circuitos P~ 1~ no nível S~ 1~. Cada um dos circuitos P~ 1~, P~ 2~ ... P~ n~, compreende uma unidade lógica E a qual geralmente está conectada com os circuitos P~ 0~, P~ 1~... P~ n-1~ fornecidos embutidos nos circuitos anteriores no nível subjacente mais próximo e está adicionalmente adaptado para conectar os nodos nos mesmos níveis ou nos subjacentes nas árvores vizinhas. Cada um dos circuitos P~ 0~, P~ 1~... P~ n~ tem adicionalmente interfaces idênticas I, tais que I~ p0~ = I~ p1~ = ... I~ pn~.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Arquivamento - Art. 38 §2° da LPI

#11.4

02/14/2012

RPI 2145

Deferimento

#9.1

05/31/2011

RPI 2108

Exigência - art. 36 da LPI

#6.1

11/09/2010

RPI 2079

Notificação de entrada na fase nacional - PCT

#1.3

08/07/2001

RPI 1596

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.