Republicação - classificação IPC
#15.11
Procedimento automático de reclassificação. A classificação IPC anterior era G06F 15/56.
03/27/2018
RPI 2464
Application data
Number
PI9200423Type
Filing
Publication
The application was abandoned for failure to pay the annuities (art. 86 of the Brazilian IP Act). The technology is in the public domain in Brazil.
Talk to a specialistLatest action published by the INPI: 03/27/2018. We update with every new RPI gazette, published weekly.
Applicants
Y. C. (pessoa física)
JP
Inventors
K. F. (pessoa física)
JP
S. G. (pessoa física)
US
IPC Classification
Priority claims
US
07/653.935 · 02/11/1991
Abstract
Um circuito integrado monolítico como pode ser utilizado em combinação com uma pluralidade de sensores para gerar respectivos sinais de saída de sensor, cujo circuito integrado monolítico inclui meio para converter cada sinal de saída de sensor em formato digital de bit em série, juntamente com alguns conjuntos de circuito de processamento inicial compreendendo um processador de multiplicar-somar de bit em série. Este processador inclui um multiplicador digital de bit em série para multiplicar um primeiro sinal de entrada de processador digital em forma de bit em série por um segundo sinal de entrada de processador digital para gerar um sinal de produto digital, um somador digital para somar um terceiro sinal de entrada de processador digital para o sinal de produto digital para gerar um sinal de soma digital, e meio para fornecer um sinal de saída de processador digital com bits correspondente aqueles do referido sinal de soma digital. Um sistema de memória propricia memória para armazenar instruções de programa, memória para armazenar valores sucessivos do segundo sinal de entrada de processador digital, memória para armazenar valores sucessivos do terceiro sinal de entrada de processador digital, e memória para armazenar valores sucessivos de sinal de saída de processador digital como escrito no sistema de memória. O primeiro sinal de entrada de processador digital pode ser selecionado dentre os sinais de saída de sensor como convertido em formato de bit em série, digital. Os segundos sinais de entrada de processador digital aplicados ao processador de multiplicar-somar de bit em série são, pelo menos, em momentos selecionados lidos a partir do sistema de memória, como são os sinais de entrada de processador digital aplicados ao processador de multiplicar-somar de bit em série. Um controlador recupera instruções de programa armazenadas em uma ordem determinada a partir da memória para armazenar instruções de programa e gera sinais de controle para controlar, pelo menos, a leitura e escrita do sistema de memória, bem como a seleção do primeiro sinal de entrada de processador digital.
Publications in the Brazilian Industrial Property Gazette (RPI).
#15.11
Procedimento automático de reclassificação. A classificação IPC anterior era G06F 15/56.
03/27/2018
RPI 2464
#8.6
Referente a 6ª, 7ª e 8ª anuidade
05/16/2000
RPI 1532
Referente a 6ª e 7ª anuidade.
12/29/1998
RPI 1460
#4.1
05/25/1993
RPI 1173
#3.1
10/20/1992
RPI 1142
#2.1
03/10/1992
RPI 1110
From the same holder
Same category
Patent monitoring
Receive alerts on INPI events, decisions, and expiry dates for your portfolio.