DISPOSITIVO DE ARMAZENAMENTO SEMICONDUTOR

IPC Classification

Priority claims

Abstract

DISPOSITIVO DE ARMAZENAMENTO SEMICONDUTOR. Em um dispositivo semicondutor de memória 10, o valor máximo do contador em uma unidade de incremento 111 de um contador de endereço 110 é ajustado em 128 bits quando uma solicitação de acesso é para gravação de dados em um arranjo de memória 100. Por outro lado, no dispositivo semicondutor de memória 10, se a solicitação de acesso for para leitura de dados do arranjo de memória 100, o valor máximo do contador na unidade de incremento 111 do contador de endereço 110 é ajustado em 256 bits. O resultado é que é possível reduzir a estrutura de circuito exigida para especificar o endereço desejado em um arranjo EEPROM 101 e em um arranjo ROM mascarada 102.