DISPOSITIVO DE MEMÓRIA DE SEMICONDUTOR

IPC Classification

Priority claims

Abstract

DISPOSITIVO DE MEMÓRIA DE SEMICONDUTOR. É descrito um dispositivo em que, quando os dados gravados de entrada têm um valor maior que o valor dos dados existentes do arranjo de memória (100), o dispositivo de memória de semicondutor habilita a gravação dos dados de gravação de entrada no arranjo de memória (100) Em termos específicos, o controlador de incremento (150) lê os dados existentes provenientes do arranjo de memória (100) e compara-os com os dados gravados finalizados com o registro de finalização de 8 bits (170) Quando o valor dos dados de gravação for maior que o valor dos dados existentes, o controlador de incremento (150) transmite o sinal de habilitação de acesso WEN1 para o controlador de gravação / leitura (140) e executa a gravação dos dados de gravação finalizados no registro de finalização de 8 bits (170) do arranjo de memória (100)