(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO

PublicadaUtility ModelPCT · CN2022082306

Application data

Utility Model DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO de YANGTZE MEMORY TECHNOLOGIES CO., LTD. — IPC H01L 27/11578
Utility Model DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO de YANGTZE MEMORY TECHNOLOGIES CO., LTD. — IPC H01L 27/11578. Drawing published by the INPI in the Industrial Property Gazette.

Number

122025027055

Type

Utility Model

Filing

03/22/2022

Publication

03/03/2026

PCT

CN2022082306

Progress at the INPI

  1. Filing03/22/22
  2. Publication03/03/26
  3. Examination
  4. Allowance
  5. Grant
  6. In force

The application was published in the RPI gazette on 03/03/2026 and is now open to any interested party. It moves on to technical examination at the INPI.

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 03/03/2026. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

YANGTZE MEMORY TECHNOLOGIES CO., LTD.

CN

See this company's full portfolio

Inventors

S. H. (pessoa física)

CN

Technical data

IPC Classification

Priority claims

CN

202110330026.2 · 03/27/2021

Abstract

DISPOSITIVO SEMICONDUTOR E SEU MÉTODO DE FABRICAÇÃO. A presente invenção refere-se a um dispositivo de memória tridimensional e a seu método de fabricação, e a uma memória tridimensional. O dispositivo de memória tridimensional compreende uma primeira célula de memória e pelo menos uma segunda célula de memória sequencialmente empilhada na primeira célula de memória. Cada célula de memória compreende um primeiro conjunto de contatos, e um dispositivo de matriz de memória e um dispositivo CMOS que são empilhados e conectados eletricamente entre si, o primeiro conjunto de contatos sendo disposto em um lado do dispositivo de matriz de memória voltado para longe do CMOS dispositivo e eletricamente conectado com o dispositivo CMOS. A segunda célula de memória compreende ainda um segundo conjunto de contatos que é disposto em um lado do dispositivo CMOS voltado para longe do dispositivo de matriz de memória e eletricamente conectado com o dispositivo CMOS. O dispositivo de matriz de memória da primeira célula de memória é ligado com o dispositivo CMOS da segunda célula de memória adjacente, e o primeiro conjunto de contatos da primeira célula de memória é correspondentemente conectado eletricamente com o segundo conjunto de contatos da segunda célula de memória adjacente.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Publicação do pedido de patente

#3.1

03/03/2026

RPI 2878

Notificação de pedido dividido

#2.4

02/18/2026

RPI 2876

Requerimento de pedido de patente

#2.10

Número de Protocolo '870250112233' em 05/12/2025 18:54 (WB)

12/16/2025

RPI 2867

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.