MÓDULO GERADOR, RECEPTOR E PROCESSADOR DE SINAIS DE BANDA LARGA

IPC Classification

Abstract

MÓDULO GERADOR, RECEPTOR E PROCESSADOR DE SINAIS DE BANDA LARGA, mais especificamente um módulo gerador, receptor e processador de sinais analógicos capaz de gerar até 5 sinais de banda larga pelos 5 conversores DIA (3) usando dados gerados pelo processamento nos FPGAs (1) e (2) ou lendo dados pré-processados dos bancos de memória (5) e (6); adquirir até 5 sinais de banda larga pelos 4 conversores A/D (4) coerente entre eles e coerente em relação aos sinais gerados pelos conversoires D/A (3); processar os sinais adquiridos pelos algoritmos realizados em FPGA (1) e (2) para atender a alta taxa de dados dos conversores A/D (4), sendo que tipicamente, esse processamento no FPGA (1) e (2) reduz a taxa de dados de entrada para poder extrair as informações interessantes com microprocessadores (la), (lb), (2a) e (2b); sendo que o conceito da placa abre a flexibilidade de só operá-la com um FPGA (1) ou (2), caso se precise somente de até 2 conversores D/A (3) na operação, sendo que os 4 conversores A/D (4) estão conectados no primeiro FPGA (1), de maneira que, para distribuir a carga de processamento para os dois FPGAs (1) e (2), existem 10 interfaces seriais de uma banda até 6 Gbits, cada uma conectando os dois FPGAs (1) e (2); ligações paralelas entre os FPGAs (1) e (2) permitem a troca de sinais de controle para sincronizar as operações entre os FPGAs (1) e (2); cada FPGA (1) e (2) tem acesso para até 4 bancos de memória DDR2 (5) e (6) independentes, sendo que essas memórias servem para fornecer sinais para os conversores D/A (3), armazenar dados durante o processamento no FPGA (1) e (2) ou como memória para os microprocessadores (la), (lb), (2a) e (2b); memória FLASH (8) e (9) configurada no circuito dos FPGAs (1) e (2).