(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

MÉTODO PARA REDUZIR O CARREGAMENTO CAPACITIVO NA MEMÓRIA FLASH DO DECODIFICADOR X PARA O CONTROLE DE VOLTAGEM PRECISO EM LINHAS DE PALAVRAS E LINHAS SELECIONADAS

Arquivada/ExtintaPatente de InvençãoPCT · US2001018081

Dados do pedido

Número

PI0111684

Tipo

Patente de Invenção

Depósito

04/06/2001

Publicação

01/07/2003

PCT

US2001018081

Andamento no INPI

  1. Depósito04/06/01
  2. Publicação01/07/03
  3. Arquivado
  4. Deferimento
  5. Concessão
  6. Em vigor

Pedido arquivado por falta de pagamento das anuidades (art. 86 da LPI). A tecnologia está em domínio público no Brasil.

Falar com um especialista

Última movimentação publicada pelo INPI: 19/10/2010. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

Advanced Micro Devices, INC.

US

AMD Investments, Inc.

US

AMD (U.S.) Holdings, Inc.

US

Fasl LLC

US

Fujitsu Limited

JP

Ver toda a carteira desta empresa

Inventores

B. L. (pessoa física)

US

K. K. (pessoa física)

US

P. C. (pessoa física)

US

Dados técnicos

Classificação IPC

Prioridades unionistas

US

09/593.303 · 13/06/2000

Resumo técnico

"MÉTODO PARA REDUZIR O CARREGAMENTO CAPACITIVO NA MEMÓRIA FLASH DO DECODIFICADOR X PARA O CONTROLE DE VOLTAGEM PRECISO EM LINHAS DE PALAVRAS E LINHAS SELECIONADAS". É fornecido um aparelho e um método para reduzir o carregamento capacitivo de um decodificador X de memória flash de modo a controlar com precisão as voltagens em linhas de palavras selecionadas e blocos de linhas selecionadas. Uma estrutura de decodificação (18) aplica separadamente uma primeira voltagem aumentada à região de poço N da linha de palavra e uma segunda voltagem aumentada para a linha de palavra selecionada de modo a reduzir o carregamento capacitivo na linha de palavra selecionada devido ao carregamento capacitivo pesado associado à região do poço N da linha de palavra. A estrutura de decodificação ainda aplica uma terceira voltagem aumentada à região do poço N da porta selecionado e uma quarta voltagem aumentada à linha selecionada de bloco de modo a reduzir o carregamento capacitivo na linha selecionada de bloco devido ao carregamento capacitivo pesado associado à região do poço N de porta selecionado. Como conseqüência, uma voltagem precisa pode ser criada com rapidez na linha de palavra selecionada pois sua via de carregamento capacitivo é muito pequena.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Arquivamento definitivo por descumprimento

#8.11

Referente ao despacho 8.6 da RPI 2016 de 25/08/2009.

19/10/2010

RPI 2076

Arquivamento por falta de pagamento

#8.6

Referente a 7ª e 8ª anuidades.

25/08/2009

RPI 2016

Transferência deferida

#25.1

Transferido por fusão de: AMD Investments, Inc / Fujitsu Limited

19/07/2005

RPI 1802

Transferência deferida

#25.1

Trasferido de: AMD (U.S.) Holdinga, Inc.

28/06/2005

RPI 1799

Transferência deferida

#25.1

Transferido de: Advanced Micro Devices, Inc.

14/06/2005

RPI 1797

Notificação de entrada na fase nacional - PCT

#1.3

01/07/2003

RPI 1695

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.