(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

ARQUITETURA DE RAJADA PARA UMA MEMÓRIA FLASH

Arquivada/ExtintaPatente de InvençãoPCT · US2001016426

Dados do pedido

Número

PI0111303

Tipo

Patente de Invenção

Depósito

21/05/2001

Publicação

17/06/2003

PCT

US2001016426

Andamento no INPI

  1. Depósito21/05/01
  2. Publicação17/06/03
  3. Arquivado
  4. Deferimento
  5. Concessão
  6. Em vigor

Pedido arquivado por falta de pagamento das anuidades (art. 86 da LPI). A tecnologia está em domínio público no Brasil.

Falar com um especialista

Última movimentação publicada pelo INPI: 19/10/2010. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

Advanced Micro Devices, INC.

US

AMD Investments, Inc.

US

AMD (U.S.) Holdings, Inc.

US

Fasl LLC

US

Fujitsu Limited

JP

Ver toda a carteira desta empresa

Inventores

K. N. (pessoa física)

US

L. C. (pessoa física)

US

T. A. (pessoa física)

US

Dados técnicos

Classificação IPC

Prioridades unionistas

US

09/829.518 · 09/04/2001

US

60/208.652 · 31/05/2000

Resumo técnico

"ARQUITETURA DE RAJADA PARA UMA MEMÓRIA FLASH". É descrita uma arquitetura de modo de rajada para fornecer acesso no modo rajada a uma pluralidade de palavras de dados em uma memória flash. A arquitetura de modo de rajada inclui um primeiro circuito (216, 220), um circuito de controle (210) acoplado ao primeiro circuito (216, 220), e uma memória provisória de dados (236, 238) acoplada seletivamente ao primeiro circuito (216, 220) pelo circuito de controle (210). O primeiro circuito (216, 220) acessa uma pluralidade de palavras de dados, começando por um acesso inicial de uma primeira palavra de dado e uma segunda palavra de dado. O circuito de controle (210) gera um sinal de tempo tendo pulsos e um segundo sinal. O segundo sinal é gerado quando do término do acesso inicial da primeira palavra de dado e da segunda palavra de dado. O primeiro circuito (216, 220) segue o acesso inicial com acessos subseqüentes da pluralidade de palavras de dados em resposta ao segundo sinal e ao sinal de tempo. A memória provisória de dados tem uma saída e processa a primeira palavra de dados na saída e sucessivamente produz, com cada pulso sucessivo do sinal de tempo após um período inicial de tempo, a segunda palavra de dados e subseqüentes palavras de dados na saída. As palavras de dados subseqüentes correspondem aos acessos subseqüentes da pluralidade de palavras de dados.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Arquivamento definitivo por descumprimento

#8.11

Referente ao despacho 8.6 da RPI 2016 de 25/08/2009.

19/10/2010

RPI 2076

Arquivamento por falta de pagamento

#8.6

Referente a 7ª e 8ª anuidades.

25/08/2009

RPI 2016

Desarquivamento

#4.3

10/01/2006

RPI 1827

Arquivamento - Art. 33 da LPI

#11.1

27/09/2005

RPI 1812

Transferência deferida

#25.1

Transferido por fusão de: AMD Investments, Inc / Fujitsu Limited

19/07/2005

RPI 1802

Transferência deferida

#25.1

Trasferido de: AMD (U.S.) Holdinga, Inc.

28/06/2005

RPI 1799

Transferência deferida

#25.1

Transferido de: Advanced Micro Devices, Inc.

14/06/2005

RPI 1797

Notificação de entrada na fase nacional - PCT

#1.3

17/06/2003

RPI 1693

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.