COMPRESSOR DIGITAL DE BITS SERIAIS, TRANSMISSOR, RADIOTELEFONE, E DIVISOR DIGITAL DE BITS SERIAIS

IPC Classification

Priority claims

Abstract

Patente de Invenção de "COMPRESSOR DIGITAL DE BITS SERIAIS, TRANSMISSOR, RADIOTELEFONE, E DIVISOR DIGITAL DE BITS SERIAIS" . Um compressor de bits seriais (106) tem um circuito pré-divisor (208) recebendo dados seriais de entrada e gerando um numerador parcial. O circuito divisor (210) divide o numerador parcial por um denominador e gera um resto parcial que é realimentado para o circuito pré-divisor (208). O circuito divisor (210) também gera dados seriais que são enviados para um circuito de valor absoluto (216) e a seguir para um filtro de bits serais (218). O filtro de bits seriais (218) gera um sinal médio dos dados seriais. Um circuito comparador (224) compara o sinal médio com um sinal limite e gera o maior dentre o sinal médio ou o sinal limite para uso como um denominador em um próximo ciclo de divisão. O circuito divisor inclui um circuito de controle de excesso (618) que detecta excesso do bit de transporte da operação de resto parcial no início de um ciclo de divisão e o bit de sinal do numerador. Se for detectado excesso, a saída é ceifada de acordo com se o numerador é positivo ou negativo.