SISTEMA DE COMPUTADOR DE MÚLTIPLOS PROCESSADORES

IPC Classification

Priority claims

Abstract

Patente de Invenção: "SISTEMA DE COMPUTADOR DE MÚLTIPLOS PROCESSADORES COM COERÊNCIA DE CACHE POSSUINDO CARACTERÍSTICAS OPERACIONAIS DE REDUÇÃO DE ENERGIA". Trata-se de um sistema de múltiplos processadores que mantém coerência de cache durante um modo de operação de energia reduzida. O sistema de múltiplos processadores possui um primeiro processador e um segundo processador (20) acoplados ao barramento externo (60) para realização de transações de dados com a memória principal. Durante o modo de operaçãp de energia reduzida, o sinal de sincronização interno (ICLK) do segundo processador (20) é desacoplado de uma parte da lógica interna do segundo processador (20) enquanto o sinal de sincronização interno (CLK) permanece acoplado a uma parte da lógica interna do segundo processador (20) que é utilizado para monitorar e responder ao tráfego no barramento externo (60) para manter uma coerência de cache. Durante o modo de operação de energia reguzida, o segundo processador (20) continua a realizar processos de investigação e de escrita reversa para manter coerência de cache de sistema de múltiplos processadores.