(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

PONTE PARA FORMAR INTERFACE ENTRE BARRAMENTOS DE UM SISTEMA DE COMPUTADOR COM ARRANJO QUE IDENTIFICA E RESPONDE ERROS DE PARIDADE DE ENDEREÇOS E SISTEMA QUE A UTILIZA

ArquivadaInvention Patent

Application data

Number

PI9505208

Type

Invention Patent

Filing

11/17/1995

Publication

09/16/1997

Progress at the INPI

  1. Filing11/17/95
  2. Publication09/16/97
  3. Abandoned
  4. Allowance
  5. Grant
  6. In force

The application was abandoned: the INPI technical office action was not answered in time (art. 36 of the Brazilian IP Act). The technology is in the public domain in Brazil.

Talk to a specialist

Latest action published by the INPI: 05/21/2002. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

I. C. (pessoa física)

US

See this company's full portfolio

Inventors

A. K. (pessoa física)

US

D. C. (pessoa física)

US

W. W. (pessoa física)

US

Technical data

IPC Classification

Priority claims

US

08/351,194 · 11/30/1994

Abstract

Patente de Invenção: "PONTE PARA FORMAR INTERFACE ENTRE BARRAMENTOS DE UM SISTEMA DE COMPUTADOR COM ARRANJO QUE IDENTIFICA E RESPONDE ERROS DE PARIDADE DE ENDEREÇOS E SISTEMA QUE A UTILIZA". Uma ponte de interconexão de controlador periférico/arquitetura-padrão da Indústria (PCI/ISA) está acoplada entre os barramentos PCI e ISA em um sistema de computador. Um mestre PCI no sistema ativa endereço e informações de paridade de endereço pelo barramento PCI para iniciar uma transação entre mestre e escravo através do barramento PCI. A ponte inclui Lógica para comparar o endereço e as informações de paridade de endereço e gerar um sinal de paridade de endereço quando houver um erro de paridade de endereço. A ponte também inclui um escravo PCI que recebe o sinal de erro de paridade de endereço e em resposta gera um sinal de aborto de alvo, se o escravo PCI já tiver reivindicado o endereço, ativando um sinal de seleção de dispositivo. A ponte também inclui lógica que impede o sinal de aborto de alvo de se propagar para o barramento PCI sempre que essa lógica recebe tanto o sinal de erro de paridade de endereço como o sinal de seleção de dispositivo. Isso permite ao mestre efetuar um aborto, e impede o escravo PCI na ponte de efetuar um aborto de alvo quando houver um erro de paridade de endereço.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Arquivamento - Art. 36 §1° da LPI

#11.2

05/21/2002

RPI 1637

Exigência - art. 36 da LPI

#6.1

09/11/2001

RPI 1601

Publicação do pedido de patente

#3.1

09/16/1997

RPI 1398

Pedido de patente depositado

#2.1

12/19/1995

RPI 1307

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.