CONJUNTO DE CIRCUITO DE SINCRONIZAÇÃO

IPC Classification

Priority claims

Abstract

Patente de Invenção "CONJUNTO DE CIRCUITO DE SINCRONIZAÇÃO". A invenção refere-se a um conjunto de circuito de sincronização incluído em uma unidade de multiplexação/desmultiplexação (1) que recebe um fluxo de bit coordenado com um pacote de dados. As posições e valores de bit dentro de uma parte predeterminada de uma sequência de bit consecutiva de cada pacote de dados transmitido são constantemente selecionadas de forma que um cálculo de teste predeterminado apresente um valor predeterminado (por exemplo "0"). Uma sequência de bit consecutiva correspondente à parte predeterminada de uma sequência de bit consecutiva e pertencente a respectivos pacotes de dados recebidos é avaliada de maneira a estabelecer o grau ao qual o cálculo de teste oferece o valor predeterminado. Quando concordância é encontrada, presume-se que o limite entre dois pacotes de dados estreitamente adjacentes é estabelecido via a sequência de bit consecutiva. Cada fluxo de bit de chegada é sincronizado através do intermédio de um bloco de controle ou lógica de controle (4, 9) pela inserção de um retrato correspondente ao sincronismo em um conversor série-paralelo (3) para respectivo fluxo de bit. Os fluxos de bit de formato paralelo, sincronizados (25) pode ser alimentados através do bloco de controle ou lógica de controle (4) a uma memória (5) que fornece o fluxo de bit à conexão de saída (8) através de circuitos buffer (6) e um conversor paralelo-série (7)