PROCESSO PARA DISTRIBUIR UMA REFERÊNCIA DE QUADRO COMUM PARA UM GERADOR DE INCREMENTAR BITS DE ALTA-FREQUÊNCIA POR INTERMÉDIO DE UM SINAL DE RELÓGIO E SINCRONIZAÇÃO COMPÓSITO, CONJUNTO PARA UTILIZAR UM SINAL DE REFERÊNCIA COMPÓSITO E SINAL DE REFERÊNCIA COMPÓSITO

IPC Classification

Priority claims

Abstract

A presente invenção proporciona um sinal de relógio compósito CLSY, o qual com um único sinal distribui tanto o sinal de relógio como o sinal de sincronização, no qual a detecção deste sinal de sincronização em um gerador de incrementar bits subseqúente para uma frequência de incrementar bits elevada (f~ BCL~) significa que qualquer instabilidade de tempo que possa existir nos flancos do sinal de relógio (CLSY) não influenciará a definição do sinal de sincronização localmente obtido (SYN1), no qual cada quadro de bits de dados definido pelo sinal de sincronização (SYN1) sempre incluirá o número exato de bits de dados à frequência de incrementação de bits (f~ BCL~). O gerador de incrementação de bits inclui basicamente um circuito em anel de retenção de fase (PLL), um circuito divisor e um registro de deslocamento e uma porta lógica para gerar a partir do sinal CLSY o sinal de incrementar bits com sua referência de quadro, no qual é obtido do gerador de incrementação de bit além da frequência de incrementação de bits um pulso de sincronização que tem alta precisão em relação tanto ao relógio do sistema de alta frequência como também em relação a um domínio de tempo externo transferido através do sinal de referência compósito (CLSY).