CIRCUITO DE SINCRONIZAÇÃO DE FASES PARA ELO DE FASE SÍNCRONA E PROCESSO PARA SINCRONIZAÇÃO DA FASE DO SINAL DE FREQUÊNCIA DE REFERÊNCIA DIVIDIDO COM A FASE DO SINAL DE REALIMENTAÇÃO

IPC Classification

Priority claims

Abstract

U circuito de sincronização de fase (301) aperfeiçoado e um processo o mesmo para um elo fase sícrona por sincronização para o mesmo para um elo de fase sícrona por sincronização de fase (300). Cada um dos sinais, de um sinal de frequência de referência dividido (206) e de u sinal de realimentação (209) é mantido em um estado predeterminado. O sinal de frequência de referência dividido (206) é ativado em resposta á fase de um sinal de frequência de referência (115). É determinada um relação entre fases entre o sinal de frequência de saída (116 ou 117). O sinal de realimentação (209) é ativado em resposta a ativação do sinal de frequência divido (206) e a relação de fases determinada. A presente invenção proporciona, com vantagem, uma sincronização de fases rápida e precisa para o EFS (300) com um mínino de hardware adicional e sem introduzir erros de fase no EFS (300).