PROCESSO E APARELHO PARA SUPRESSÃO DE ERRO DE FASE OU FREQUÊNCIA

IPC Classification

Priority claims

Abstract

Um circuito de supressãqo de erro (301) e processo para o mesmo para um elo de fase síncrono (EFS) (300). De acordo com uma modalidade da presente invenção, é detectada no EFS (300) uma condição transiente, por exemplo, uma comutação de largura de faixa. O EFS (300) é aberto durante um período de tempo (509) em resposta á detecção da condição transiente. A fase de um sinal de frequência de saída (116 ou 117) são sincronizados depois de um lapso do período de tempo (509). O EFS (300) é fechado em resposta a fase do sinal de frequência de referência (115) e a fase do sinal de frequéncia de saída (116 ou 117). A presente invenção reduz com vantagem a duração do tempo que o EFS (300) leva para corrigir o erro de fase e de frequência gerado epla condi$@áo transiente e é capaz de operar com diversos tipo de EFS.