PROCESSO E DISPOSIÇÃO PARA A RECUPERAÇÃO DE CADÊNCIA

IPC Classification

Priority claims

Abstract

No enchimento bit a bit de sinais síncronos da hierarquia multiplex-digital-síncrona estabelece-se um Jitter com saltos de fase de 8 UI, que dificulta uma recuperação de cadência. Por isso procura-se uma possibilidade de converter Jitter em Wander. Isto é obtido com auxílio de um enlace de regulagem de fase (PLL) na qual é intercalado um compensador-salto de fase (7) entre a saída (4) de um discriminador de fase (3) e a entrada (5) de um oscilador (6). Este converte uma grandeza de correção de entrada (K~ e~ ) em uma grandeza de correção de saída (K~ a~ ). No caso em que não houver enchimento, a grandeza de correção de entrada (K~ e~ ) deixa o compensador-salto de fase (7) invariável (al, bl). No caso em que for feito um enchimento positivo (+ St), então os pulsos da grandeza de correção de entrada (K~ e~ ) que com isso foram prolongados são primeiramente encurtados para a duração normal (x1) e em seguida são prolongados (c1, d1), passo a passo, para a duração original (c1, d1). No caso do enchimento negativo (- St) porém, os pulsos da grandeza de correção de entrada que foram, com isso, encurtados, são inicialmente prolongadados para a duração normal (s1) e em seguida encurtados passo a passo (e1, f1).