CIRCUITO DE PLL

IPC Classification

Priority claims

Abstract

CIRCUITO DE PLL. Tem sido difícil que os circuitos de PLL convencionais tenham uma característica de supressão de suprimir o ruído de fase a qual seja livre de variações devido à temperatura e diferenças individuais e estável em uma ampla banda de freqúência. A presente invenção provê um circuito de PLL o qual pode absorver uma variação de característica de ruído de fase devido à temperatura e diferenças individuais e tem uma característica de supressão de ruído de fase estável em uma ampla banda de freqúência. O circuito de PLL compreende, no estágio sucedente, um primeiro registrador (6) para armazenar um primeiro parâmetro para controlar o ganho de laço, um pri- meiro multiplicador (7) para multiplicar a saída do comparador de fase (4) por um primeiro parâmetro, um segundo registrador (12) para armazenar um segundo parâmetro para controlar a característica de resposta, um segundo multiplicador (13) para multiplicar a saída do primeiro multiplicador por um segundo parâmetro, e uma CPU (20) para ajustar os parâmetros ótimos nos primeiro e segundo registradores dependendo da banda de freqúência de utilização, da temperatura ambiente, da diferença individual de dispositivos. Pelo controle do ganho de laço e da característica de resposta para valores ótimos, uma boa característica de supressão em uma ampla banda de frequência é conseguida.