(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO

ConcedidaInvention PatentPCT · JP2006311551

Application data

Invention Patent MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO — IPC G01R 31/28
Invention Patent MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO — IPC G01R 31/28. Drawing published by the INPI in the Industrial Property Gazette.

Number

PI0611883

Type

Invention Patent

Filing

06/08/2006

Publication

10/05/2010

PCT

JP2006311551

Progress at the INPI

  1. Filing06/08/06
  2. Publication10/05/10
  3. Examination
  4. Allowance07/09/19
  5. Grant07/30/19
  6. In force06/08/26

The patent was granted on 07/30/2019 and is in force until 06/08/2026. Until then, no one may make, use or sell the invention in Brazil without the owner's authorisation.

Protection valid until:06/08/2026

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 07/30/2019. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

I. C. (pessoa física)

US

See this company's full portfolio

Inventors

K. N. (pessoa física)

JP

M. S. (pessoa física)

JP

T. Y. (pessoa física)

JP

Technical data

IPC Classification

Priority claims

JP

2005-171268 · 06/10/2005

Abstract

MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO. Problema: Para alcançar um teste em velocidade de uma interface sincrona de fonte dentro de ASIC em nível de placa. Solução: Um microcomputador (ASIC) incorpora uma pluralidade de IC conectados por uso de interfaces síncronas de fonte. Em um IC no lado da transmissão de dados, para começar, um flip-flop de saída de dados (FI) e um fli-flop de saída de sincronismo de relógio (F2) inserem dados de teste. Então um circuito PLL (11) para gerar uma operação de relógio em um modo de operação real gera um sinal de relógio. De acordo com este sinal de relógio, um primeiro e um segundo flip-flop liberam os dados de teste e o relógio de sincronismo. Por outro lado, em um IC, no lado de recepção dos dados, os flip-flops de recepção de dados F3, F4) tomam nos dados de teste liberados do flip-flop (Fl) de acordo com os dados de relógio de sincronismo liberados do flip-flop (F2).

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Concessão da patente

#16.1

10 (dez) anos contados a partir de 30/07/2019, observadas as condições legais

07/30/2019

RPI 2534

Deferimento

#9.1

07/09/2019

RPI 2531

Exigência - art. 36 da LPI

#6.1

02/26/2019

RPI 2512

Retificação da notificação da fase nacional - PCT

#1.3.1

Retificação da publicação 1.3 da RPI 2074 de 05/10/2010 em relação ao item (74) da mesma.

01/08/2019

RPI 2505

Desarquivamento

#4.3

04/17/2012

RPI 2154

Arquivamento - Art. 33 da LPI

#11.1

07/26/2011

RPI 2116

Notificação de entrada na fase nacional - PCT

#1.3

10/05/2010

RPI 2074

6.7

Em aditamento à petição 02008154233 apresente o resomo em língua vernácula adaptado ao AN 127

02/25/2009

RPI 1990

6.7

Apresente tradução completa do pedido adaptada ao AN 127, incluindo as folhas de desenhos.

10/14/2008

RPI 1971

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.