MEMÓRIA CACHE DE MICROPROCESADOR DE BAIXA POTÊNCIA E MÉTODO DE OPERAÇÃO

IPC Classification

Priority claims

Abstract

MEMÓRIA CACHE DE MICROPROCESSADOR DE BAIXA POTÊNCIA E MÉTODO DE OPERAÇÃO. Trata-se de técnicas para processar transmissões em um sistema de comunicação (CDMA, por exemplo) Incluindo a utilização de um processador de sinais digitais. O processador de sinais digitais inclui um sistema de memória cache e associa uma pluralidade de linhas de compatibilidade de memória cache com linhas de memória endereçáveis de uma memória endereçável. Cada uma dentre as linhas de compatibilidade de memória cache se associa a um dentre os conjuntos correspondentes da memória cache. O método e o sistema mantêm cada uma das linhas de compatibilidade de memória cache a uma baixa tensão. Uma vez que o processador de sinais digitais inicia uma pesquisa da memória cache para recuperar dados de um conjunto selecionado dentre os conjuntos correspondentes da memória cache, um circuito de acionamento de linha de compatibilidade aciona uma das linhas de compatibilidade de memória cache de uma baixa tensão até uma alta tensão. A linha selecionada dentre as linhas de compatibilidade de memória cache corresponde ao conjunto selecionado dentre os conjuntos correspondentes da memória cache. O processador de sinais digitais compara a linha selecionada dentre as linhas de compatibilidade de memória cache com uma linha associada das linhas de memória endereçávei. Após a etapa de comparar, o processo retorna a linha dentre as linhas de compatibilidade de memória cache à baixa tensão.