DISPOSITIVO, A SABER UM DENTRE UM DISPOSITIVO DE MATRIZ PRÉ-DIFUNDIDA PROGRAMÁVEL (FPGA) E UM CIRCUITO INTEGRADO ESPECÍFICO DE APLICAÇÃO (ASIC) CONFIGURADO PARA REPRESENTAR UMA OU MAIS ESTRUTURAS DE DADOS DE GENEALOGIA, MÉTODO PARA PROCESSAR DADOS DE GENEALOGIA E ESTRUTURA DE DADOS DE GENEALOGIA

IPC Classification

Priority claims

Abstract

DISPOSITIVO, A SABER UM DENTRE UM DISPOSITIVO DE MATRIZ PRÃ-DIFUNDIDA PROGRAMÃVEL (FPGA) E UM DISPOSITIVO DE CIRCUITO INTEGRADO ESPECÃFICO DE APLICAÃÃO (ASIC) CONFIGURADO PARA REPRESENTAR UMA OU MAIS ESTRUTURAS DE DADOS DE GENEALOGIA, MÃTODO PARA PROCESSAR DADOS DE GENEALOGIA E ESTRUTURA DE DADOS DE GENEALOGIA. Um dispositivo a saber um dentre um dispositivo de matriz pré-difundida programável (FPGA) e um circuito integrado específico de aplicação (ASIC) é descrito. O FPGA ou ASIC é configurado para representar uma ou mais estruturas de dados de genealogia, cada estrutura compreendendo pelo menos duas gerações. O dispositivo compreende uma pluralidade de células lógicas arranjadas de tal modo que uma ou mais das células lógicas modelem um módulo da estrutura de dados de genealogia, onde cada módulo da estrutura de dados de genealogia é representativo de um indivíduo em uma genealogia, um conjunto de circuitos de entrada para receber dados de genealogia e um conjunto de circuitos de saída para emitir os dados processados; e conexões elétricas entre as células lógicas e os conjuntos de circuito de entrada e de saída; e conexões elétricas entre as células lógicas e os conjuntos de circuito de entrada e de saída. A disposição das células e das conexões elétricas possibilitam processamento paralelo em uma estrutura de dados de genealogia carregada de tal maneira que a transmissão de dados de genealogia através de pelo menos um subconjunto da, ou de cada, estrutura de dados de genealogia ocorre em cada ciclo de amostragem. São ainda descritos um método e uma estrutura de dados.