Aparelho e método para decodificação turbo utilizando decodificadores max-log-map modificados

IPC Classification

Priority claims

Abstract

"APARELHO E MÉTODO PARA REDUZIR TAXAS DE ERRO DE BIT (BER) E TAXAS DE ERRO DE QUADRO (FER) UTILIZANDO A DECODIFICAÇÃO TURBO EM UM SISTEMA DE COMUNICAÇÃO DIGITAL". Um aparelho e método FEC para reduzir taxas de erro de bit e taxas de erro de quadro utilizando a decodificação turbo em um sistema de comunicação. Em um decodificador constituinte para decodificar um código turbo, um primeiro somador calcula o LLR de um símbolo de código recebido ao calcular a diferença entre a probabilidade do símbolo ser 1 e a do símbolo ser 0 em um estado arbitrário de uma treliça de decodificação turbo. Um segundo somador soma a informação de transmissão e a informação de prioridade do símbolo de código. Um terceiro somador calcula a diferença entre as saídas do primeiro e do segundo somadores como informação extrínseca. Um primeiro multiplicador multiplica a saída do terceiro somador. Uma calculadora de valor de correção calcula um valor de correção utilizando a diferença entre a melhor e a segunda melhor métrica do símbolo de código. Um quarto somador soma o valor de correção à saída do primeiro multiplicador.