SISTEMAS DE TESTE DE PARALISAÇÃO DE EMERGÊNCIA E DE DISPOSITIVO DE CONTROLE E MÉTODO DE CONDUZIR UM TESTE DE PRALISAÇÃO DE EMERGÊNCIA EM UMA VÁLVULA DE PARALISAÇÃO DE EMERGÊNCIA

IPC Classification

Priority claims

Abstract

"SISTEMAS DE TESTE DE PARALISAÇÃO DE EMERGÊNCIA E DE DISPOSITIVO DE CONTROLE E MÉTODO DE CONDUZIR UM TESTE DE PARALISAÇÃO DE EMERGÊNCIA EM UMA VÁLVULA DE PARALISAÇÃO DE EMERGÊNCIA". Um teste de paralisação de emergência, em que o sistema de teste de paralisação de emergência inclui um controlador de dispositivo de paralisação de emergência e sensores para fornecer dados ao controlador. O controlador de dispositivo de paralisação de emergência tem um processador, uma memória acoplada ao processador e uma entrada auxiliar acoplada ao processador, em que um teste de paralisação de emergência é armazenado na memória e a entrada auxiliar é adaptada para receber um sinal binário e dados de sensor. Uma primeira rotina é armazenada na memória e é adaptada para ser executada no processador para fazer o teste de paralisação de emergência ser realizado em resposta à recepção do sinal binário na entrada auxiliar. A memória é ainda adaptada para armazenar uma segunda rotina, em que a segunda rotina é adaptada para ser executada no processador para fazer dados de sensor serem armazenados na memória durante o teste de paralisação de emergência. O processador compara uma pluralidade de limites predeterminados com os dados de sensor recebidos para determinar se a válvula é plenamente operacional ou se existem eventuais problemas.