Arquitetura de receptor de conversão direta

IPC Classification

Priority claims

Abstract

"ARQUITETURA DE RECEPTOR DE CONVERSÃO DIRETA". Uma arquitetura de receptor de conversão descendente direta possuindo um loop de DC para remover o offset de DC a partir das componentes de sinal, um amplificador digital de ganho variável (DVGA) para prover uma faixa de ganhos, um loop de controle de ganho automático (AGC) para prover controle de ganho para o DVGA e circuitos de RF/analógico e uma unidade de interface de barramento serial (SBI) para prover controles para os circuitos de RF/analógico através de um barramento serial. O DVGA pode ser projetado vantajosamente e localizado como aqui descrito. O modo operacional do loop de VGA pode ser selecionado com base no modo operacional do loop de DC, uma vez que estes dois laops interagem um com o outro. A duração de tempo do loop de DC é operada em um modo de aquisição que pode ser selecionado para ser inversamente proporcional à largura de banda do loop de DC no modo de aquisição. Os controles para alguns ou todos os circuitos de RF/analógico podem ser providos através do barramento serial.