CIRCUITOS DE PROCESSAMENTO DE DADOS DE ENTRADA

IPC Classification

Priority claims

Abstract

"CIRCUITOS DE PROCESSAMENTO DE DADOS DE ENTRADA". Um circuito de processamento de dados de entrada de acordo com um aspecto da presente invenção compreende um detector de fase 50 adaptado para detectar uma diferença de fase de sincronismo entre os primeiro e segundo sincronismos que são enviados a partir de circuitos duplicados. O conjunto de circuitos de leitura 60 seleciona um dentre os primeiro e segundo buffers PEPS (10 ou 30), se a diferença de fase de sincronismo for maior que um intervalo de tempo pré-determinado correspondente a metade do comprimento de dados do quadro, especificamente, "m" bites de conjuntos de dados de entrada. Neste caso, o buffer PEPS selecionado (10 ou 30) apresenta um sincronismo mais rápido pela diferença de fase de sincronismo que um outro sincronismo entre os primeiro e segundo sincronismos. Então, o conjunto de circuitos de leitura 60 lê o quadro somente a partir do buffer (PEPS) selecionado. Em conseqüência, não haverá ocorrência de "falta de dados" no buffer PEPS mesmo se houver uma diferença de taxa de sincronismo entre os sincronismos gerados pelos circuitos duplicados.