(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

SISTEMA, DECIMADOR DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL, E, MÉTODO PARA FORNECER FILTRAGEM DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL

Em AnáliseInvention PatentPCT · US2022052326

Application data

Invention Patent SISTEMA, DECIMADOR DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL, E, MÉTODO PARA FORNECER FILTRAGEM DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL de VIASAT, INC. — IPC H04B 7/04
Invention Patent SISTEMA, DECIMADOR DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL, E, MÉTODO PARA FORNECER FILTRAGEM DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL de VIASAT, INC. — IPC H04B 7/04. Drawing published by the INPI in the Industrial Property Gazette.

Number

112024011284

Type

Invention Patent

Filing

12/08/2022

Publication

09/03/2024

PCT

US2022052326

Progress at the INPI

  1. Filing12/08/22
  2. Publication
  3. Examination
  4. Allowance
  5. Grant
  6. In force

The application was filed at the INPI on 12/08/2022. It awaits formal examination and publication in the RPI gazette.

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 09/03/2024. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

VIASAT, INC.

US

See this company's full portfolio

Inventors

C. G. (pessoa física)

US

G. K. (pessoa física)

US

Technical data

IPC Classification

Priority claims

US

63/287,509 · 12/08/2021

Abstract

SISTEMA, DECIMADOR DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL, E, MÉTODO PARA FORNECER FILTRAGEM DE RETARDO DE TEMPO REAL DE TAXA VARIÁVEL. Sistemas, métodos e dispositivos são divulgados para um decimador de retardo de tempo real de taxa variável (VR-TTD) para receber um sinal de dados de entrada e fornecer um sinal decimado de saída. O decimador VR-TTD pode compreender: uma entrada de decimador VR-TTD para receber o sinal de dados de entrada; e uma saída de decimador VR-TTD para emitir o sinal decimado de saída; um oscilador controlado numericamente (NCO) para receber um sinal de controle de retardo de tempo e um sinal de taxa desejada e para controlar filtragem grossa, filtragem fina e decimação do sinal de dados de entrada; e um acumulador para gerar o sinal decimado de saída, em que o acumulador compreende uma pluralidade de registros de deslocamento, controlados pelo NCO. O sistema pode compreender um formador de feixe para fornecer um sinal de saída coerentemente somado a partir de uma pluralidade de caminhos, em que cada caminho compreende um decimador VR-TTD para fornecer VR-TTD aos respectivos sinais da pluralidade de caminhos.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Notificação de entrada na fase nacional - PCT

#1.3

09/03/2024

RPI 2800

Alteração de dados cadastrais

#1.1

06/18/2024

RPI 2789

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.