(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

PORTAS QUATERNÁRIAS REVERSÍVEIS

PublicadaInvention Patent

Application data

Number

102021013478

Type

Invention Patent

Filing

07/08/2021

Publication

01/17/2023

Progress at the INPI

  1. Filing07/08/21
  2. Publication01/17/23
  3. Examination
  4. Allowance
  5. Grant
  6. In force

The application was published in the RPI gazette on 01/17/2023 and is now open to any interested party. It moves on to technical examination at the INPI.

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 01/17/2023. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

U. S. (pessoa física)

MS, BR

See this company's full portfolio

Inventors

E. M. (pessoa física)

BR

M. R. (pessoa física)

BR

Technical data

IPC Classification

Abstract

PORTAS QUATERNÁRIAS REVERSÍVEIS.A presente invenção refere-se à dispositivos eletrônicos que são portas lógicas digitais quaternárias reversíveis e que complementam a família de portas lógicas quaternárias existentes. O problema solucionado neste circuito é a diminuição da energia dissipada. A computação reversível tem como base o princípio de Landauer, que denota que a cada bit perdido de informação, K*T*ln(2) Joules de energia são dissipados, onde K é a constante de Boltzmann, T é a temperatura, ln (2) é o logaritmo neperiano e o número 2 origina-se da base binária. Portanto, ao se criar um mapeamento bijetivo entre entrada e saída, diminui-se a dissipação de energia. Estes circuitos aproveitam as vantagens do conjunto universal quaternário Multiple Valued Logic (MVL), que reduz as interconexões de circuitos integrados (IC), diminuindo a área de IC e com portas reversíveis que minimizam a dissipação de potência e mantem a entropia da informação constante. As portas são implementadas por meio de três subsistemas em cascata: o primeiro subsistema discrimina 0, 1, 2, 3 níveis lógicos; o segundo subsistema executa a lógica para implementar cada funcionalidade do operador; e o terceiro subsistema define a saída de tensão correta correspondendo a 0, 1, 2, 3 níveis lógicos.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Publicação do pedido de patente

#3.1

01/17/2023

RPI 2715

Pedido de patente depositado

#2.1

09/21/2021

RPI 2646

Requerimento de pedido de patente

#2.10

Número de Protocolo '870210061910' em 08/07/2021 10:46 (WB)

07/20/2021

RPI 2637

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.