LEITURA DE RAJADA QUE INCORPORA SAÍDA COM BASE EM REDUNDÂNCIA

Zusammenfassung

"LEITURA DE RAJADA QUE INCORPORA SAÍDA COM BASE EM REDUNDÂNCIA". Dispositivo para efetuar a leitura redundante em uma memória flash. O dispositivo inclui conjuntos de células de memória regulares (410) e conjuntos de células de memória redundantes (412). Algumas das células de memória regular podem ter endereços defeituosos. Um amplificador sensível regular (420) lerá as células de memória regular em seus endereços acessados enquanto um amplificador sensível redundante (422) lerá as células de memória redundantes. Um primeiro conjunto (432) de CAMs armazenará os endereços defeituosos das células de memória defeituosas enquanto um segundo conjunto (432) de CAMs armazenará os designadores de entrada/saída das células de memória defeituosas. A decodificação do circuito (460) decodificará os designadores de entrada/saída tanto das células de memória defeituosas como as células de memória não defeituosas. Um estágio multiplexador multi-bit (490) emitirá quer o conteúdo da célula de memória regular (410) ou, se o endereço for defeituoso, o conteúdo da célula de memória redundante (412). O conteúdo será aplicado à saída do multiplexador correspondendo ao designador de entrada/saída da célula de memória.

IPC-Klassifikation

Prioritätsansprüche