(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

APARELHO E MÉTODO PARA ESTIMAR UMA PLURALIDADE DE FASORES SINCRONIZADOS EM TEMPOS PRÉ-DETERMINADOS REFERENCIADOS A UM PADRÃO DE TEMPO ABSOLUTO EM UM SISTEMA ELÉTRICO DE POTÊNCIA

Arquivada/ExtintaPatente de InvençãoPCT · US2006040923

Dados do pedido

Número

PI0617502

Tipo

Patente de Invenção

Depósito

18/10/2006

Publicação

26/07/2011

PCT

US2006040923

Andamento no INPI

  1. Depósito18/10/06
  2. Publicação26/07/11
  3. Arquivado
  4. Deferimento
  5. Concessão
  6. Em vigor

Pedido arquivado por falta de pagamento das anuidades (art. 86 da LPI). A tecnologia está em domínio público no Brasil.

Falar com um especialista

Última movimentação publicada pelo INPI: 12/12/2017. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

Schweitzer Engineering Laboratoires, Inc.

US

Inventores

A. G. (pessoa física)

US

G. Z. (pessoa física)

US

L. A. (pessoa física)

US

Dados técnicos

Classificação IPC

Prioridades unionistas

US

11/504,788 · 15/08/2006

US

60/727,764 · 18/10/2005

Resumo técnico

APARELHO E METODO PARA ESTIMAR UMA PLURALIDADE DE FASORES SINCRONIZADOS EM TEMPOS PRE-DETERMINADOS REFERENCIADOS A UM PADRAO DE TEMPO ABSOLUTO EM UM SISTEMA ELÉTRICO DE POTÊNCIA Um aparelho e método estima uma pluralidade de fasores sincronizados em tempos pré-determinados referenciados a um padrão de tempo absoluto em um sistema elétrico de potência. O método inclui adquirire determinar uma freqúência de um sinal de sistema de potência, amostrando o sinal de sistema de potência em uma taxa de intervalo de amostragem com base em uma frequência do sinal de sistema de potência para formar amostras de sinal, e gerar uma pluralidade de valores de tempo de aquisição com base em uma ocorrência de cada uma das amostras de sinal em uma correspondente pluralidade de tempos diferentes referenciados ao padrão de tempo absoluto. O método ainda inclui ajustar um fasor de cada um das amostras de sinal com base em uma diferença de tempo entre um correspondente valor de tempo de aquisição selecionado e um tempo pré-determinado referenciado a um padrão de tempo absoluto para formar a pluralidade de fasores sincronizados.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Arquivamento definitivo por descumprimento

#8.11

Em virtude do arquivamento publicado na RPI 2433 de 22-08-2017 e considerando ausência de manifestação dentro dos prazos legais, informo que cabe ser mantido o arquivamento do pedido de patente, conforme o disposto no artigo 12, da resolução 113/2013.

12/12/2017

RPI 2449

Arquivamento por falta de pagamento

#8.6

Referente à 11ª anuidade.

22/08/2017

RPI 2433

Notificação de entrada na fase nacional - PCT

#1.3

26/07/2011

RPI 2116

Relacionados

Do mesmo titular

APARELHO PARA IDENTIFICAR UMA FASE EM PELO MENOS UMA BANCADA DE CAPACITAR EM DERIVAÇÃO, MÉTODO PARA IDENTIFICAR UMA FASE FALHA EM UMA BANCADA DE CAPACITOR EM DERIVAÇÃO, E, APARELHO PARA IDENTIFICAR O LOCAL DE UMA FALHA EM UMA BANCADA DE CAPACITOR EM DERIVAÇÃOMÉTODOS DE CORREÇÃO DE DERIVA DE SINAL DE TEMPO PARA UM DISPOSITIVO ELETRÔNICO INTELIGENTE, PARA DETERMINAR EM SINAL DE TEMPO MÉDIO PONDERADO, DISPOSITIVO ELETRÔNICO INTELIGENTE (IED), E, MÉTODO PARA DETERMINAR E DISTRIBUIR UM SINAL DE TEMPO MÉDIO PONDERADO EM UM SISTEMA DE DISTRIBUIÇÃO DE POTÊNCIA ELÉTRICA.ARQUIVO DE DESCRIÇÃO PARA UM DISPOSITIVO ELETRÔNICO INTELIGENTE, FERRAMENTA DE CONFIGURAÇÃO PARA CRIAR ARQUIVOS DE DESCRIÇÃO, E, MÉTODOS PARA RECEBER SELETIVAMENTE MENSAGENS DE UM DISPOSITIVO ELETRÔNICO INTELIGENTE E PARA OTIMIZAR ESPAÇO DE ARQUIVO E MELHORAR VELOCIDADE DE EXECUÇÃO DE UM DISPOSITIVO ELETRÔNICO INTELIGENTEMÉTODOS PARA DETECTAR E CORRIGIR ERROS DE BIT EM UMA ESTRUTURA DE DADOS, PARA ARMAZENAR UMA ESTRUTURA DE DADOS EM UMA MEMÓRIA E PARA CODIFICAR UMA ESTRUTURA DE DADOS SOBRE UMA SEQUÊNCIA DE DADOS E MEIO LEGÍVEL POR COMPUTADORSISTEMA E MÉTODO PARA DETECTAR UMA FALHA DE ALTA IMPEDÂNCIA EM UM SISTEMA DE DISTRIBUIÇÃO DE ENERGIA ELÉTRICA MULTI-ATERRADO, CIRCUITO, E, MÉTODOS PARA GERAR UM SINAL DE SAÍDA DIGITAL CONSISTINDO SUBSTANCIALMENTE EM HARMÔNICOS ÍMPARES UM SINAL DE ENTRADA DIGITAL, PARA DETECTAR A OCORRÊNCIA DE UM EVENTO DENTRO DE PELO MENOS UM SINAL DIGITAL E PARA DESABILITAR UM DETECTOR DE FALHA DE ALTA IMPEDÊNCIA EM UM SISTEMA DE DISTRIBUIÇÃO DE ENERGIA TRIFÁSICO MULTI-ATERRADOMÉTODO E APARELHO PARA DETECTAR UMA FALHA DE ALTA IMPEDÂNCIA EM UM SISTEMA DE DISTRIBUIÇÃO DE NERGIA ELÉTRICA MULTI-ATERRADOAPARELHO E MÉTODO PARA PROVER UM AJUSTE DE TENSÃO PARA OPERAÇÃO DE REGULADOR DE TENSÃO MONOFÁSICO DE UM REGULADOR DE TENSÃO, E, MÉTODO PARA PROVER UMA REDUÇÃO DE TENSÃO PARA OPERAÇÃO DE REGULADOR DE TENSÃO MONOFÁSICO DE UM REGULADOR DE TENSÃO

Da mesma categoria

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.