(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO

ConcedidaPatente de InvençãoPCT · JP2006311551

Dados do pedido

Patente de Invenção MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO — IPC G01R 31/28
Patente de Invenção MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO — IPC G01R 31/28. Figura publicada pelo INPI na Revista da Propriedade Industrial.

Número

PI0611883

Tipo

Patente de Invenção

Depósito

08/06/2006

Publicação

05/10/2010

PCT

JP2006311551

Andamento no INPI

  1. Depósito08/06/06
  2. Publicação05/10/10
  3. Exame
  4. Deferimento09/07/19
  5. Concessão30/07/19
  6. Em vigor08/06/26

Patente concedida em 30/07/2019 e em vigor até 08/06/2026. Até lá, ninguém pode fabricar, usar ou vender a invenção no Brasil sem autorização do titular.

Proteção válida até:08/06/2026

Deixe seu contato e avisamos você

Acompanhamos as publicações do INPI e avisamos assim que houver movimentação neste processo.

Usamos seus dados apenas para este aviso.

Última movimentação publicada pelo INPI: 30/07/2019. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

I. C. (pessoa física)

US

Ver toda a carteira desta empresa

Inventores

K. N. (pessoa física)

JP

M. S. (pessoa física)

JP

T. Y. (pessoa física)

JP

Dados técnicos

Classificação IPC

Prioridades unionistas

JP

2005-171268 · 10/06/2005

Resumo técnico

MICROCOMPUTADOR E MÉTODO PARA TESTAR O MESMO. Problema: Para alcançar um teste em velocidade de uma interface sincrona de fonte dentro de ASIC em nível de placa. Solução: Um microcomputador (ASIC) incorpora uma pluralidade de IC conectados por uso de interfaces síncronas de fonte. Em um IC no lado da transmissão de dados, para começar, um flip-flop de saída de dados (FI) e um fli-flop de saída de sincronismo de relógio (F2) inserem dados de teste. Então um circuito PLL (11) para gerar uma operação de relógio em um modo de operação real gera um sinal de relógio. De acordo com este sinal de relógio, um primeiro e um segundo flip-flop liberam os dados de teste e o relógio de sincronismo. Por outro lado, em um IC, no lado de recepção dos dados, os flip-flops de recepção de dados F3, F4) tomam nos dados de teste liberados do flip-flop (Fl) de acordo com os dados de relógio de sincronismo liberados do flip-flop (F2).

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Concessão da patente

#16.1

10 (dez) anos contados a partir de 30/07/2019, observadas as condições legais

30/07/2019

RPI 2534

Deferimento

#9.1

09/07/2019

RPI 2531

Exigência - art. 36 da LPI

#6.1

26/02/2019

RPI 2512

Retificação da notificação da fase nacional - PCT

#1.3.1

Retificação da publicação 1.3 da RPI 2074 de 05/10/2010 em relação ao item (74) da mesma.

08/01/2019

RPI 2505

Desarquivamento

#4.3

17/04/2012

RPI 2154

Arquivamento - Art. 33 da LPI

#11.1

26/07/2011

RPI 2116

Notificação de entrada na fase nacional - PCT

#1.3

05/10/2010

RPI 2074

6.7

Em aditamento à petição 02008154233 apresente o resomo em língua vernácula adaptado ao AN 127

25/02/2009

RPI 1990

6.7

Apresente tradução completa do pedido adaptada ao AN 127, incluindo as folhas de desenhos.

14/10/2008

RPI 1971

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.