(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

DECODIFICADOR DE COMPONENTE E MÉTODO DO MESMO EM SISTEMA DE COMUNICAÇÃO MÓVEL

Arquivada/ExtintaPatente de InvençãoPCT · KR2000001109

Dados do pedido

Número

PI0007197

Tipo

Patente de Invenção

Depósito

05/10/2000

Publicação

04/09/2001

PCT

KR2000001109

Andamento no INPI

  1. Depósito05/10/00
  2. Publicação04/09/01
  3. Arquivado
  4. Deferimento
  5. Concessão
  6. Em vigor

Pedido arquivado por falta de pagamento das anuidades (art. 86 da LPI). A tecnologia está em domínio público no Brasil.

Falar com um especialista

Última movimentação publicada pelo INPI: 01/11/2011. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

Samsung Electronics CO., LTD.

KR

Ver toda a carteira desta empresa

Inventores

B. K. (pessoa física)

KR

M. K. (pessoa física)

KR

Y. L. (pessoa física)

KR

Dados técnicos

Classificação IPC

Prioridades unionistas

KR

1999/42924 · 05/10/1999

KR

1999/43118 · 06/10/1999

Resumo técnico

DECODIFICADOR DE COMPONENTE E MÉTODO DO MESMO EM SISTEMA DE COMUNICAÇÃO MÓVEL É fornecido um decodificador e um método de decodificação para decodificar dados modulados com um código RSC (recursive systematic convolutional - convolucional sistemático recursivo) em um sistema de comunicação móvel. No decodificador, um circuito BMC (cálculo métrico de ramo) calcula os BMs (métrica de ramo) associada a uma pluralidade de símbolos de entrada. Um circuito ACS (somar-comparar-selecionar) recebe os BMs e os Pms (métrica de via anterior) e gera uma pluralidade de seletores de via e dados LLR (Proporção de probabilidade log) incluindo a pluralidade de seletores de via e informação de confiabilidade a um primeiro instante de tempo. Um pesquisador de estado ML (de probabilidade máxima) tem uma pluralidade de células em uma matriz com linhas e colunas, conectadas umas a outras de acordo com uma treliça de codificador, as células em cada linha tendo um tempo de processo, Ds, para emitir o mesmo valor das células na última coluna como um valor de estado ML que representa uma via ML em resposta aos seletores de via. Um retardo retarda os dados LLR recebidos do ACS pelo tempo DS. Um circuito de atualização LLR tem uma pluralidade de elementos de processamento (PEs) em uma matriz com linhas e colunas, conectados de acordo com a treliça de codificador, os PEs em cada linha tendo um tempo de processo, D~ L~, para gerar valores LLR atualizados dos PEs a um instante de tempo (primeiro instante de tempo - aproximadamente DS+D~ L~) em resposta aos dados LLR retardados recebidos do retardo. Um seletor seleciona um dos valores LLR atualizados com base no valor de estado ML.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Arquivamento definitivo por descumprimento

#8.11

Referente ao despacho 8.6 publicado na RPI 2112 de 28/06/2011.

01/11/2011

RPI 2130

Arquivamento por falta de pagamento

#8.6

Referente a(s) 9ª e 10ª anuidade(s).

28/06/2011

RPI 2112

Notificação de entrada na fase nacional - PCT

#1.3

04/09/2001

RPI 1600

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.