PHASE-LOCKED LOOP RÁPIDO PARA RASTREAMENTO DE FASE, FREQÜÊNCIA E AMPLITUDE DE SINAIS MONOFÁSICOS.

Classificação IPC

Resumo técnico

A presente patente, "PHASE-LOCKED LOOP" rápido para rastreamento de fase, freqüência e amplitude de sinais monofásicos, se refere a um algoritmo de PLL (Phase-Locked Loop) capaz de fornecer os valores da fase, amplitude e freqüência do sinal de entrada. Seu princípio de funcionamento se baseia na transformação de 2 sinais (V~ ~ e V~ ~), de mesma freqüência e amplitude, mas defasados de 90 , associados a um sistema de referência ( e ) estático, para um novo sistema de referência (d e q), com eixos ortogonais e girantes na mesma freqüência dos sinais V~ ~ e V~ ~ (Transformação de Park). Neste novo sistema de referência, as grandezas senoidais são convertidas para as grandezas equivalentes contínuas (V~d~ e V~q~), que possuem a informação sobre a amplitude dos sinais de entrada. Uma vez que o algoritmo de PLL aqui proposto é de aplicação em sinais monofásicos, o sinal complementar (V~ ~) é obtido a partir da transformação inversa dos sinais V~d~ e V~q~ para o referencial , e . Obtém-se, deste modo, um par de sinais V~ '~ e V~ '~, dos quais V ', possui fase e amplitude iguais a V e V~ ' é utilizado como o sinal complementar para V .