Dado oficial do INPI

CIRCUITO ELETRÔNICO DE GERENCIADOR DE MEMÓRIA COMPARTILHADA

ArquivadaModelo de Utilidade

Falar com especialista

Dados do pedido

Número

MU7400398

Tipo

Modelo de Utilidade

Depósito

19/04/1994

Publicação

14/11/1995

Ver no INPI

Andamento no INPI

Depósito19/04/94
Publicação14/11/95
Arquivado
Deferimento
Concessão
Em vigor

Pedido arquivado: o exame técnico não foi requerido nos 36 meses seguintes ao depósito de 19/04/1994, prazo do art. 33 da LPI. A tecnologia está em domínio público no Brasil.

Falar com um especialista

Última movimentação publicada pelo INPI: 28/03/2000. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

Sky Digital Ltda

PR, BR

Inventores

P. M. (pessoa física)

S. K. (pessoa física)

W. K. (pessoa física)

Dados técnicos

Classificação IPC

G06F 13/18 G06F 9/46

Resumo técnico

A presente patente refere-se a um circuito eletrônico, que pode ser utilizado em diversos tipos de equipamentos microprocessados, e que permite o acesso de dois processadores a uma mesma memória, com uma alta taxa de transferência de dados. O sistema de gerenciamento de colisão no acesso conecta os barramentos de dados, endereços e controles de um processador principal e os da memória através de chaves digitais ou "buffers". Os barramentos de dados, endereços e controles do processador secundário são interligados diretamente na memória. Quando o processador principal quiser acessar a memória, antes de fazê-lo, o gerenciador de colisão lhe emite um sinal de espera até que o processador secundário já esteja apto a liberar todos os barramentos.