(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

PROCESSADOR, MÉTODO E MEIO LEGÍVEL POR MÁQUINA

Em AnálisePatente de InvençãoPCT · US2023086321

Dados do pedido

Patente de Invenção PROCESSADOR, MÉTODO E MEIO LEGÍVEL POR MÁQUINA — IPC G06F 1/32
Patente de Invenção PROCESSADOR, MÉTODO E MEIO LEGÍVEL POR MÁQUINA — IPC G06F 1/32. Figura publicada pelo INPI na Revista da Propriedade Industrial.

Número

112025018099

Tipo

Patente de Invenção

Depósito

28/12/2023

Publicação

30/06/2026

PCT

US2023086321

Andamento no INPI

Exame ainda não requerido
  1. Depósito28/12/23
  2. Publicação
  3. Exame
  4. Deferimento
  5. Concessão
  6. Em vigor

O exame técnico ainda não foi requerido. Sem esse requerimento até 28/12/2026, o pedido é arquivado em definitivo (art. 33 da LPI).

Prazo para requerer o exame:28/12/2026(faltam 125 dias)

Deixe seu contato e avisamos você

Acompanhamos as publicações do INPI e avisamos assim que houver movimentação neste processo.

Usamos seus dados apenas para este aviso.

Última movimentação publicada pelo INPI: 30/06/2026. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

I. C. (pessoa física)

US

Ver toda a carteira desta empresa

Inventores

B. V. (pessoa física)

US

E. R. (pessoa física)

US

J. A. (pessoa física)

US

M. C. (pessoa física)

IN

P. G. (pessoa física)

US

P. A. (pessoa física)

US

R. C. (pessoa física)

US

S. G. (pessoa física)

US

V. R. (pessoa física)

IN

Z. W. (pessoa física)

US

Dados técnicos

Prioridades unionistas

US

18/128,977 · 30/03/2023

Resumo técnico

PROCESSADOR, MÉTODO E MEIO LEGÍVEL POR MÁQUINA. Um aparelho e método são descritos para programar inteligentemente threads através de uma pluralidade de processadores lógicos. Por exemplo, uma modalidade de um processador compreende: uma pluralidade de núcleos e circuitos de gerenciamento de potência para associar uma pluralidade de valores de desempenho e uma pluralidade de valores de eficiência com a pluralidade de núcleos. Em algumas implementações, cada núcleo está associado a pelo menos um valor de desempenho e pelo menos um valor de eficiência. Os valores de desempenho e os valores de eficiência são usados por um agendador para agendar threads na pluralidade de núcleos. Algumas implementações incluem lógica de hardware de configuração de núcleo dinâmico acoplada ou integral ao circuito de gerenciamento de potência para resolver uma pluralidade de sinais de configuração em um sinal consolidado para atualizar um ou mais valores de desempenho da pluralidade de valores de desempenho e/ou um ou mais valores de eficiência da pluralidade de valores de eficiência.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Notificação de entrada na fase nacional - PCT

#1.3

30/06/2026

RPI 2895

Alteração de dados cadastrais

#1.1

16/09/2025

RPI 2854

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.