CIRCUITO INTEGRADO E MÉTODO PARA DETECÇÃO DE CÓDIGO MALICIOSO EM UM CACHE DE INSTRUÇÃO DE PRIMEIRO NÍVEL

Classificação IPC

Prioridades unionistas

Resumo técnico

Um circuito integrado pode compreender um processador, um cache de instrução de primeiro nível tendo uma primeira capacidade de armazenagem, e um cache de segundo nível tendo uma segunda capacidade de armazenagem que é maior que a primeira capacidade de armazenagem. O cache de instrução de primeiro nível é configurado para armazenar um subconjunto de instruções armazenadas no cache de segundo nível. O cache de segundo nível é configurado para armazenar um subconjunto de dados e instruções armazenadas em uma memória externa. O processador executa um loop interno de uma rotina de detecção e monitora um tempo de execução do loop interno para detectar código malicioso no cache de instrução de primeiro nível. Um número total de instruções de rotina de detecção é maior que a primeira capacidade de armazenagem. O loop interno requer busca de instruções de rotina de detecção a partir do segundo cache de nível, e um número de execução de instruções executadas durante execução do loop interno é menor que a primeira capacidade de armazenagem.