(11) 98705-3426
TrademarkIQ íconeTrademarkIQ
Voltar para busca
Dado oficial do INPI

MÉTODO DE CONSTRUÇÃO DE UM BUFFER DE POSIÇÕES CHAVEÁVEIS PARA FAZER DIFERENTES TIPOS DE TRANSCODING CONFORME A NORMA ITU-T G.709

ConcedidaPatente de Invenção

Dados do pedido

Número

102015027571

Tipo

Patente de Invenção

Depósito

30/10/2015

Publicação

02/05/2017

Andamento no INPI

  1. Depósito30/10/15
  2. Publicação02/05/17
  3. Exame
  4. Deferimento03/09/24
  5. Concessão10/12/24
  6. Em vigor30/10/35

Patente concedida em 10/12/2024 e em vigor até 30/10/2035. Até lá, ninguém pode fabricar, usar ou vender a invenção no Brasil sem autorização do titular.

Proteção válida até:30/10/2035

Deixe seu contato e avisamos você

Acompanhamos as publicações do INPI e avisamos assim que houver movimentação neste processo.

Usamos seus dados apenas para este aviso.

Última movimentação publicada pelo INPI: 10/12/2024. Atualizamos a cada nova RPI, publicada semanalmente.

Depositantes e inventores

Depositantes

FUNDACAO CPQD - CENTRO DE PESQUISA E DESENVOLVIMENTO EM TELECOMUNICAÇÕES

SP, BR

Ver toda a carteira desta empresa

Inventores

A. I. (pessoa física)

BR

Dados técnicos

Classificação IPC

Resumo técnico

MÉTODO DE CONSTRUÇÃO DE UM BUFFER DE POSIÇÕES CHAVEÁVEIS PARA FAZER DIFERENTES TIPOS DE TRANSCODING CONFORME A NORMA ITU-T G.709. Novo método de construção de um buffer (Memória temporária) de posições chaveáveis para fazer diferentes tipos de transcoding (Conversor de codificação) conforme a norma ITU-T G.709 (International Telecommunication Union - União internacional de telecomunicações). O qual tem como objetivos principais diminuir o uso de memórias RAM (Randomaccessmemory) para fazer o processo detranscoding para blocos 64b/66b alinhados, conforme a ITU-T, diminuir a quantidade de buffers usados para fazer o processo de transcoding, reduzindo o esforço computacional na síntese lógica, diminuir a complexidade da lógica de controle usada para fazer o processo de transcoding, reduzindo o tempo de latência do transcoding, e reduzir os custos de implementação em hardware especificamente ASIC (Application Specific Integrated Circuits - Circuito integrado de aplicação especifica) e FPGA (Field Programmable Gate Array - Componente de lógica programável-configurável gerador de circuitos), associados com tempo, área, potência e dinheiro.

Histórico de despachos

Publicações na Revista da Propriedade Industrial (RPI).

Concessão da patente

#16.1

Prazo de Validade: 20 (vinte) anos contados a partir de 30/10/2015, observadas as condições legais

10/12/2024

RPI 2814

Deferimento

#9.1

03/09/2024

RPI 2800

Exigência preliminar (variante)

#6.22

07/05/2024

RPI 2783

Notificação de acesso ao patrimônio genético

#6.6.1

30/10/2018

RPI 2495

Publicação do pedido de patente

#3.1

02/05/2017

RPI 2417

Pedido de patente depositado

#2.1

08/03/2016

RPI 2357

Requerimento de pedido de patente

#2.10

Número de Protocolo 860150253584 em 30/10/2015 08:53(WB).

17/11/2015

RPI 2341

Monitoramento de patentes

Acompanhe esta patente em tempo real.

Receba alertas de despachos, decisões e vencimentos do INPI para o seu portfólio.