SISTEMA DE TESTE FLEXÍVEL PARA TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCIO E MÉTODO DE TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCIO

Classificação IPC

Resumo técnico

MECANISMO DE TESTE FLEXÍVEL PARA TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCIO E MÉTODO DE TESTES SIMULTÂNEOS E SERIAIS DE CIRCUITOS INTEGRADOS EM LÂMINA DE SILÍCI. A presente invenção pertence ao setor tecnológico de sistemas eletrônicos e refere-se, mais especificamente, a um mecanismo flexível para otimizar os procedimentos de testes de circuitos integrados em lâmina de silício (wafer), podendo esses serem executados tanto simultaneamente quanto serialmente. A solução em questão visa uma forma de integração da técnica de transpor sinais de um circuito integrado para as scribe lines, dispostas no wafer, com mecanismos de teste propostos. A solução em questão prevê um mecanismo e interface de testes dotado de três pinos para teste estrutural e funcional associado a um mecanismo de execução de testes simultâneos. Além disso, a invenção proposta visa propor um método para realização de testes simultâneos e seriais de circuitos integrados em wafers.