ESTRUTURA DE CACHE COMPARTILHADO PARA INSTRUÇÕES TEMPORAIS E NÃO-TEMPORAIS

IPC Classification

Priority claims

Abstract

Patente de Invenção: "ESTRUTURA DE CACHE COMPARTILHADO PARA INSTRUÇÕES TEMPORAIS E NÃO TEMPORAIS" . Um método e um sistema para a provisão de gerenciamento de uma memória de cache. O sistema compreende uma memória principal (11), um processador acoplado à memória principal, e pelo menos uma memória de cache (50) acoplada ao processador, para o armazenamento de forma intermediária de dados. A pelo menos uma memória de cache tem pelo menos duas vias de cache (50), cada uma compreendendo uma pluralidade de regulagens (50). Cada uma da pluralidade de regulagens tem um bit (50), o qual indica se pelo menos uma das duas vias de cache contém um dado não-temporal. O processador acessa dados a partir de uma dentre a memória principal ou a pelo menos uma memória de cache.