ARQUITETURA MULTIPROCESSADOR COM ENCADEAMENTO OTIMIZADO

IPC Classification

Priority claims

Abstract

ARQUITETURA MULTIPROCESSADOR COM ENCADEAMENTO OTIMIZADO. Em um aspecto, a invenção compreende um sistema compreendendo: (a) vários processadores paralelos em um único chip; e (b) memória de computador localizada no chip e acessível por cada um dos processadores; onde cada um dos processadores é operável para processar um conjunto mínimo de instruções, e onde cada um dos processadores compreende caches locais dedicadas para cada um dentre pelo menos três registradores específicos no processador. Em outro aspecto, a invenção compreende um sistema compreendendo: (a) vários processadores paralelos em um único chip; e (b) memória de computador localizada no chip e acessível por cada um dos processadores, onde cada um dos processadores é operável para processar um conjunto de instruções otimizado para o processamento paralelo em nível de encadeamento e onde cada processador acessa o barramento de dados interno da memória do computador no chip e o barramento de dados interno tem a largura de uma fileira da memória.