MÉTODO E EQUIPAMENTO PARA REDUÇÃO DE POTÊNCIA EM UM PROCESSADOR MULTI-ENCADEADO HETEROGENEAMENTE

IPC Classification

Priority claims

Abstract

MÉTODO E EQUIPAMENTO PARA REDUÇÃO DE POTÊNCIA EM UM PROCESSADOR MULTI-ENCADEADO HETEROGENEAMENTE. Um processador inclui um front end de decodificar instruções comuns, por exemplo, estágios de buscar e decodificar, e um conjunto heterogêneo de encadeamentos de processamento. Um encadeamento de desempenho inferior tem menos estágios e pode utilizar conjunto de circuitos de potência/velocidade inferior. Um encadeamento de desempenho mais elevado tem mais estágios e utiliza conjunto de circuitos mais rápido. Os encadeamentos compartilham outros recursos de processador, como um cache de instrução, uma pilha de arquivo de registro, um cache de dados, uma interface de memória, e outros registros criados dentro do sistema. Em exemplos revelados, o processador é controlado de tal modo que os processos que exigem desempenho mais elevado rodam no encadeamento de desempenho mais elevado, ao passo que aqueles que exigem desempenho inferior utilizam o encadeamento de desempenho inferior, pelo menos em algumas instâncias enquanto o encadeamento de desempenho mais elevado está efetivamente inativo ou mesmo fechado para minimizar consumo de potência. A configuração do processador em qualquer tempo dado, isso quer dizer o(s) encadeamento(s) atualmente em operação, pode ser controlada através de várias técnicas diferentes.