Arquivamento - Art. 33 da LPI
#11.1
03/28/2000
RPI 1525
The application was abandoned: examination was not requested within the 36 months following the 04/19/1994 filing, the deadline set by art. 33 of the Brazilian IP Act. The technology is in the public domain in Brazil.
Talk to a specialistLatest action published by the INPI: 03/28/2000. We update with every new RPI gazette, published weekly.
Applicants
Sky Digital Ltda
PR, BR
Inventors
P. M. (pessoa física)
BR
S. K. (pessoa física)
BR
W. K. (pessoa física)
BR
IPC Classification
Abstract
A presente patente refere-se a um circuito eletrônico, que pode ser utilizado em diversos tipos de equipamentos microprocessados, e que permite o acesso de dois processadores a uma mesma memória, com uma alta taxa de transferência de dados. O sistema de gerenciamento de colisão no acesso conecta os barramentos de dados, endereços e controles de um processador principal e os da memória através de chaves digitais ou "buffers". Os barramentos de dados, endereços e controles do processador secundário são interligados diretamente na memória. Quando o processador principal quiser acessar a memória, antes de fazê-lo, o gerenciador de colisão lhe emite um sinal de espera até que o processador secundário já esteja apto a liberar todos os barramentos.
Publications in the Brazilian Industrial Property Gazette (RPI).
#11.1
03/28/2000
RPI 1525
#3.1
11/14/1995
RPI 1302
#2.1
06/14/1994
RPI 1228
From the same holder
Same category
Patent monitoring
Receive alerts on INPI events, decisions, and expiry dates for your portfolio.