(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

SISTEMA E MÉTODO PARA PROVER SINAIS DE CLOCK DE ACIONAMENTO

ConcedidaInvention PatentPCT · US2023063504

Application data

Invention Patent SISTEMA E MÉTODO PARA PROVER SINAIS DE CLOCK DE ACIONAMENTO — IPC G06F 1/10
Invention Patent SISTEMA E MÉTODO PARA PROVER SINAIS DE CLOCK DE ACIONAMENTO — IPC G06F 1/10. Drawing published by the INPI in the Industrial Property Gazette.

Number

112024018209

Type

Invention Patent

Filing

03/01/2023

Publication

01/28/2025

PCT

US2023063504

Progress at the INPI

  1. Filing03/01/23
  2. Publication01/28/25
  3. Examination
  4. Allowance07/21/26
  5. Grant07/28/26
  6. In force03/01/43

The patent was granted on 07/28/2026 and is in force until 03/01/2043. Until then, no one may make, use or sell the invention in Brazil without the owner's authorisation.

Protection valid until:03/01/2043

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 07/28/2026. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

Q. I. (pessoa física)

US

See this company's full portfolio

Inventors

A. S. (pessoa física)

US

N. R. (pessoa física)

US

N. S. (pessoa física)

US

Technical data

Priority claims

US

17/654,916 · 03/15/2022

Abstract

ACIONADOR DE CLOCK PARA CONVERSOR DIGITAL-ANALÓGICO INTERCALADO NO TEMPO. Em certos aspectos, um método para prover um primeiro sinal de clock de acionamento e um segundo sinal de clock de acionamento para um primeiro conversor sub-digital-analógico (sub-DAC) e um segundo sub-DAC inclui receber um sinal de clock de entrada e dividir o sinal de clock de entrada para gerar um primeiro sinal de clock dividido e um segundo sinal de clock dividido. O método inclui também chavear o sinal de clock de entrada usando o primeiro sinal de clock dividido para gerar o primeiro sinal de clock de acionamento e inserir o primeiro sinal de clock de acionamento em uma entrada de clock do primeiro sub-DAC. O método inclui adicionalmente chavear o sinal de clock de entrada usando o segundo sinal de clock dividido para gerar o segundo sinal de clock de acionamento e inserir o segundo sinal de clock de acionamento em uma entrada de clock do segundo sub-DAC.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Concessão da patente

#16.1

Prazo de Validade: 20 (vinte) anos contados a partir de 01/03/2023, observadas as condições legais

07/28/2026

RPI 2899

Deferimento

#9.1

07/21/2026

RPI 2898

Conhecimento de parecer técnico

#7.1

03/31/2026

RPI 2882

Conhecimento de parecer técnico

#7.1

08/05/2025

RPI 2848

28.30

Concedido o trâmite prioritário requerido através da petição nº 870250058165, de 08/07/2025, haja vista que atende ao disposto nos artigos 3º, 4º e 5º da Portaria/INPI/PR nº 48, de 29/11/2024, publicada na RPI 2814, de 10/12/2024.

07/29/2025

RPI 2847

28.10.32

Notificação de requerimento de trâmite prioritário de PPH, conforme protocolo n° 870250058165, de 08/07/2025

07/22/2025

RPI 2846

Notificação de entrada na fase nacional - PCT

#1.3

01/28/2025

RPI 2821

Alteração de dados cadastrais

#1.1

09/17/2024

RPI 2802

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.