MEMÓRIA COM CAPACITÂNCIA REDUZIDA EM UM AMPLIFICADOR DE DETECÇÃO

IPC Classification

Priority claims

Abstract

MEMÓRIA COM CAPACITÂNCIA REDUZIDA EM UM AMPLIFICADOR DE DETECÇÃO. É fornecida uma memória que inclui vários bancos de memória, sendo que cada um dos bancos de memória está associado a um multiplexador de leitura. Um primeiro multiplexador de leitura acopla uma primeira pluralidade de linhas de bits a um primeiro par de nós de detecção, e um segundo multiplexador de leitura acopla uma segunda pluralidade de linhas de bits a um segundo par de nós de detecção. Um primeiro amplificador de detecção é acoplado ao primeiro par de nós de detecção. O segundo par de nós de detecção pode ser acoplado ao mesmo amplificador de detecção ou a um amplificador de detecção diferente.