CIRCUITO INTEGRADO (IC) DE SEMICONDUTOR DE ÓXIDO METÁLICO (MOS)

IPC Classification

Priority claims

Abstract

ESTRUTURA DE LAYOUT DE CÉLULA DUMMY E CÉLULA TAP.Um MOS IC inclui um primeiro circuito incluindo uma primeira pluralidade de dispositivos nMOS, uma primeira célula p-tap e uma primeira célula nMOS dummy e um segundo circuito incluindo uma primeira pluralidade de dispositivos pMOS, uma primeira célula pMOS dummy e uma primeira célula n-tap. Os dispositivos nMOS/pMOS são espaçados em uma primeira direção. A primeira célula p-tap e a primeira célula nMOS dummy são adjacentes uma à outra na primeira direção entre os dispositivos nMOS. A primeira célula pMOS dummy e a primeira célula n-tap são adjacentes uma à outra na primeira direção entre os dispositivos pMOS. Os dispositivos pMOS são adjacentes aos dispositivos nMOS em uma segunda direção ortogonal à primeira direção. A primeira célula p-tap/a primeira célula pMOS dummy e a primeira célula nMOS dummy/a primeira célula n-tap são respectivamente adjacentes uma à outra na segunda direção.