ARQUITETURA CELULAR LÓGICA COM ALTURA HETEROGÊNEA

IPC Classification

Priority claims

Abstract

ARQUITETURA CELULAR LÓGICA COM ALTURA HETEROGÊNEA. Um IC MOS inclui primeiro e segundo conjuntos de lógica de transistor adjacente, cada um dos quais inclui interconexões de porta colineares que se estendem em uma primeira direção com o mesmo passo de porta. O primeiro conjunto de lógica de transistor tem uma primeira altura de célula h1 e um primeiro número de faixas de camada Mx que se estendem unidirecionalmente em uma segunda direção ortogonal à primeira direção. O segundo conjunto de lógica de transistor tem uma segunda altura de célula h2 e um segundo número de faixas de camada Mx que se estendem unidirecionalmente na segunda direção, onde h2>h1 e o segundo número de faixas de camada Mx é maior que o primeiro número de camadas de faixas Mx. Pelo menos uma dentre uma razão de altura hR=h2/h1 é um valor não inteiro ou um subconjunto do primeiro conjunto de lógica de transistor e um subconjunto do segundo conjunto de lógica de transistor estão dentro de uma célula lógica.