SUBSTRATO EM MATRIZ, PAINEL DE DISPLAY, E DISPOSITIVO DE DISPLAY

IPC Classification

Priority claims

Abstract

A presente invenção refere-se a um substrato de rede (101) que compreende um substrato de base (1), em que o substrato de base (1) compreende uma pluralidade de regiões de pixel (PX) disposta em uma rede. Uma pluralidade de transistores de filme fino (T1, T2) está distribuída em regiões de pixel (PX) correspondentes da pluralidade de regiões de pixel (PX). Cada um dos transistores de filme fino (T1, T2) compreende uma camada ativa (L2), um eletrodo de gate (G1, G2), um eletrodo de fonte (S1, S2), e um eletrodo de dreno (D1, D2). O eletrodo de dreno (D1, D2) compreende uma primeira porção (21) localizada dentro de um furo de segunda via; uma camada de passivação (5) localizada sobre cada eletrodo de fonte (S1, S2) e eletrodo de dreno e cobrindo a primeira porção (D2-1) de cada eletrodo de dreno. Uma pluralidade de eletrodos de pixel (2, 8) está distribuída em regiões de pixel (PX) correspondentes da pluralidade de regiões de pixel (PX) e localizada sobre a camada de passivação (5), em que cada um dos eletrodos de pixel (2, 8) está eletricamente conectado a um eletrodo de dreno (D1, D2) correspondente dentre os eletrodos de dreno (D1, D2) por meio de um furo de terceira via (V3) correspondente da camada de passivação (5).