SISTEMA E MÉTODO PARA INTERCALAÇÃO DE CANAL DE MEMÓRIA DE MÓDULO ÍMPAR

IPC Classification

Priority claims

Abstract

A presente invenção refere-se a um sistema para prover intercalação de canal de memória de módulo ímpar, que pode incluir um sistema de memória de acesso aleatório dinâmico (DRAM) e um sistema em chip (SoC). O SoC compreende um primeiro controlador de memória, um segundo controlador de memória e um intercalador de canal de memória simétrico. O primeiro controlador de memória é eletricamente acoplado a um primeiro módulo de DRAM através de um primeiro barramento de memória. O segundo controlador de memória é eletricamente acoplado a um segundo módulo de DRAM e a um terceiro módulo de DRAM através de um segundo barramento de memória. O intercalador de canal de memória simétrico é configurado para distribuir uniformemente o tráfego de DRAM ao primeiro controlador de memória e ao segundo controlador de memória. O primeiro controlador de memória provê um primeiro canal intercalado ao primeiro módulo de DRAM através do primeiro barramento de memória. O segundo controlador de memória provê um segundo canal intercalado ao segundo módulo de DRAM através de bits de endereço superior no segundo barramento de memória.