(11) 98705-3426
TrademarkIQ iconTrademarkIQ
Back to search
Official data from INPI

CONTROLE DE ATIVAÇÃO DE DETECÇÃO DE FUGA DE UM CIRCUITO RETENTOR DE RETARDO PARA UMA OPERAÇÃO DE LEITURA DINÂMICA EM UMA CÉLULA DE BIT DE MEMÓRIA

ConcedidaInvention PatentPCT · US2017020351

Application data

Number

112018069888

Type

Invention Patent

Filing

03/02/2017

Publication

02/05/2019

PCT

US2017020351

Progress at the INPI

  1. Filing03/02/17
  2. Publication02/05/19
  3. Examination
  4. Allowance07/11/23
  5. Grant09/05/23
  6. In force03/02/37

The patent was granted on 09/05/2023 and is in force until 03/02/2037. Until then, no one may make, use or sell the invention in Brazil without the owner's authorisation.

Protection valid until:03/02/2037

Leave your contact and we will alert you

We track INPI publications and let you know as soon as this case moves.

We use your details only for this alert.

Latest action published by the INPI: 09/05/2023. We update with every new RPI gazette, published weekly.

Applicants and inventors

Applicants

Q. I. (pessoa física)

US

See this company's full portfolio

Inventors

F. A. (pessoa física)

US

H. N. (pessoa física)

US

K. B. (pessoa física)

US

Technical data

IPC Classification

Priority claims

US

15/085,187 · 03/30/2016

Abstract

Controle de ativação de detecção de fuga de um circuito retentor de retardo para uma operação de leitura dinâmica em uma célula de bit de memória é divulgado. Em um aspecto, um circuito de controle de ativação de detecção de fuga é fornecido para um circuito de leitura dinâmico configurado para executar operações de leitura em uma célula de bit de memória. Para prevenir ou mitigar contenção entre o circuito retentor de retardo e um circuito de porta de leitura no circuito de leitura dinâmico puxando um nó dinâmico para níveis de tensão opostos quando uma operação de leitura é iniciada, o circuito de controle de ativação de detecção de fuga é configurado para controlar de forma adaptativa a temporização de ativação do circuito retentor de retardo com base em uma comparação de corrente de fuga de Transistor de Efeito de Campo do tipo N (NFET) para corrente de fuga de FET do tipo P (PFET). Desta forma, o circuito de controle de ativação de detecção de fuga pode ajustar de forma adaptativa a temporização de ativação do circuito retentor de retardo com base nas intensidades relativas reais de NFETs e PFETs.

Prosecution history

Publications in the Brazilian Industrial Property Gazette (RPI).

Concessão da patente

#16.1

Prazo de Validade: 20 (vinte) anos contados a partir de 02/03/2017, observadas as condições legais

09/05/2023

RPI 2748

Deferimento

#9.1

07/11/2023

RPI 2740

Exigência - art. 36 da LPI

#6.1

03/28/2023

RPI 2725

28.30

Concedido o trâmite prioritário requerido através da petição nº 870220059942, de 07/07/2022, haja vista que atende ao disposto nos artigos 3º, 4º e 5º da Portaria INPI PR nº 55, de 15/12/21, publicada na RPI 2662, de 11/01/22.

07/26/2022

RPI 2690

28.10.32

Notificação de requerimento de trâmite prioritário de PPH, conforme protocolo nº 870220059942, de 07/07/2022

07/19/2022

RPI 2689

Adição na publicação

#15.35

09/08/2021

RPI 2644

Notificação de entrada na fase nacional - PCT

#1.3

02/05/2019

RPI 2509

Alteração de dados cadastrais

#1.1

10/16/2018

RPI 2493

Patent monitoring

Track this patent in real time.

Receive alerts on INPI events, decisions, and expiry dates for your portfolio.